1、1.设计任务 本设计是以 555 构成震荡电路， 由 74LS192 来充当计数器设计制作一个篮球 竞赛计时系统，具有单节 12 分钟倒计时、节数记次和进攻方 24 秒倒计时设计功 能完善，能实现直接清零、启动和暂停/连续计时功能， 2.设计要求 （1）设计思路清晰，给出整体设计框图； （2）设计各单元电路，给出具体设计思路、电路器件； （3）总电路设计； （4） 安装调试电路； （5） 写出设计报告； 一、总体构图 主电路用 6 块 74LS192 同步减计数器来完成 24 秒倒计时及 12 分钟 60 秒 倒计时功能，时钟脉冲用 555 定时电路产生秒脉冲，控制 24 秒倒计时及 60 秒
2、倒 计时的脉冲输入。再用一块 74LS192 减法计数器用来自动显示比赛节数。总体构 图如下图 1。 图 1 二、电路设计 （一）总电路图设计 电路图如图 1.1 图 1.1 本电路主要有四个模块构成：脉冲发生器、计数器、译码显示电路、控制电 路 （二）分电路设计 1.脉冲发生器 根据设计要求，本电路需要产生间隔为一秒的时间脉冲，完成正确的计数功 能。所以选择 555 定时器来设计此模块。从而产生标准的秒脉冲。 555 定时器是一种中规模集成电路，外形为双列直插 8 脚结构，体积很小， 使用起来方便。只要在外部配上几个适当的阻容元件，就可以构成多谐振荡器。 脉冲宽度计算公式：Tw1=0.7 (
3、R1 +R2) C Tw2=0.7R2 C 振荡周期计算公式： T=0.7 (R1 +2R2) C1s 555 在本电路中连接如图 2.1 图 2.1 2.计数器 本部分完成 12 分钟递减，24 秒递减和四节次递加功能。主要由 74ls192 来 完成。其引脚图及逻辑符号如图 2.2 图 2.2 3.60 秒倒计时秒部分 运用两片可逆计数器 74LS192 来构成 60 进制的减法器。这个计数器的低位 就是用芯片原本的的十进制，时钟脉冲接到 DOWN 端，置数、清零端无效，即可 以实现十进制的倒计数功能。而最低位的计数变化应当与时钟脉冲的变法同步。 要将两芯片组成一个 60 进制的减法计数器
4、就要将 12 分钟的秒十位的 DOWN 端连 接到秒个位的借位输出端 BO， ，其功能是当秒个位减到 0 时，借位输出端输出一 个低电平， 秒十位的 DOWN 端就来了一个低电平， 这样等到下次高电平来的时候， 十位就计数一次，这样就连成了一个 60 进制计数器。 具体电路图如图 2.3 图 2.3 4.12 分钟倒计时分部分 运用两片可逆计数器 74LS192 来构成分别构成一个二进制和一个十进制的 减法器。 这个计数器的低位就是用芯片原本的的十进制， 时钟脉冲接到 DOWN 端， 不同于 12 分钟秒个位，其置数端要置为 2 使计数从 2 开始减法计数，所以将芯 片的 B 接高电平，A，C
5、，D 端接低电平这样就完成了置数功能。清零端无效，即 可以实现十进制的倒计数功能。 而最低位的计数变化应当与时钟脉冲的变法同步。 要将 12 分钟的分十位的 DOWN 端连接到分个位的借位输出端 BO， ，其功能是当分 个位减到 0 时，借位输出端输出一个低电平，分十位的 DOWN 端就来了一个低电 平，这样等到下次高电平来的时候，十位就计数一次。 其电路图如图 2.4 U2 74LS192D A 15 B 1 C 10 D 9 UP 5 QA 3 QB 2 QC 6 QD 7 DOWN 4 LOAD 11 BO 13 CO 12 CLR 14 U4 74LS192D A 15 B 1 C 1
6、0 D 9 UP 5 QA 3 QB 2 QC 6 QD 7 DOWN 4 LOAD 11 BO 13 CO 12 CLR 14 U7 DCD_HEX U8 DCD_HEX VCC 5V U43A 74LS04N 14 16 VCC 24 0 15 19 18 17 2022 23 图 2.4 5.24 秒部分设计 用两片 74LS192 分别做个位（低位）和十位（高位）的倒计时计数器，由于 本系统只需要从开始时的“24”倒计到“00”然后停止，所以这里的高位不需要 做成六十进制的计数器。 因为预置数不是“00”所以我选用了置数端 LOAD 来进行预置数。又由于整 个系统的置数和置数向计数转换应当同时进行，而且 12 分钟倒计时分部分预置 数也是用置数端 LOAD 来置数。 两片计数器具体接法。VCC、UP 接+5V 电源，GND 接地：时钟脉冲从与门接 到低位 dowm，然后从低位 BO*接到高位 dowm；输入端低位 C，高位 B 接电源，其 他引脚和 CLR 都接地。LOAD 的接法后面的复位功能会提到。 24 秒倒计时电路如图 2.5 U1 74LS
