1、 数 字 电 路 课 程 设 计 报 告数 字 电 路 课 程 设 计 报 告 题题 目：目：两位十进制计数显示器 院院 系系 信息工程学院 专专 业业 通信工程 学学 号号 学生姓名学生姓名 指导教师指导教师 报告日期报告日期 2013 年 4 月 1 1、设计任务与要求 本设计主要采用芯片有 555 定时器、74LS162 计数器、74LS48 七段字形译码器，以 及七段 LED 数码管。能过以上元器件的组合，构成一个两位十进制计数显示器，实现循 环依序显示 099 的数字。 要求每位同学独立设计电路原理图，制作 PCB 电路板并印制上自己的学号。 2、电路设计 2.1、电路组成框图 图
2、1 电路组成框图 本设计的电路组成框图如图 1 所示。 电路的基本工作原理： 首先通过波形产生电路 产生方波脉冲作为时钟信号，将此信号输入到计数电路中，编译成4 位十进制信号 输出，经显示驱动电路译码7 位输出信号驱动七段 LED 显示器，使其从 09 循环显示 字形。 2.2、电路总原理图 图 2 电路总原理图 2 电路总原理图主要有波形产生模块、计数模块、驱动显示模块及显示模块组成。如 图所示，波形产生模块通过 555 产生周期为 1.023s 的方波，周期的大小是由 R1、R2、 C2决定，然后通过 74LS162 进行计数再由驱动电路驱动显示两位十进制计数器。 2.3、各模块工作原理
3、2.3.1 波形产生电路 表 1 555 定时逻辑功能表 图 3 555 定时器内部结构 3 图 4 555 波形产生电路 如图所示。波形产生如 555 定时器构成，555 构成多谐振荡电路工作原理如下： 接通电源后，电源 VDD 通过 R1和 R2对电容 C2充电，当 Uc1/3VDD 时，振荡器输出 Vo=1，放电管截止。当 Uc 充电到2/3VDD 后，振荡器输出 Vo 翻转成 0，此时放电管导 通，使放电端(DIS)接地，电容 C 通过 R2 对地放电，使 Uc 下降。当 Uc 下降到1/3VDD 后，振荡器输出 Vo 又翻转成 1，此时放电管又截止，使放电端(DIS)不接地，电源 V
4、DD 通过 R1和 R2又对电容 C2充电，又使 Uc 从 1/3VDD 上升到 2/3VDD,触发器又发生翻转， 如此周而复始， 从而在输出端 Vo 得到连续变化的振荡脉冲波形。 脉冲宽度 TL0.7R2C2 由电容C2放电时间决定， TH=0.7(R1+R2)C2， 由电容C2充电时间决定， 脉冲周期TTH+TL。 参数计算：充电时间: TH=0.69(R1+R2)*C2=0.523s 放电时间: TL=0.69*R2*C2=0.500s 震荡周期: T=TH+TL=1.023s 仿真波形： 4 图 5 仿真波形图 2.3.2、计数器电路 表 2 74LS162 功能表 5 图 6 74L
5、S162 管脚图 本实验的计数电路由两个 74LS162 构成。74LS162 是十进制同步计数器，功能表如 上图所示，当清零端 SR 为低电平时，在时钟上升沿作用下实现同步清零。当置数端 PE 为低电平时，在时钟上升沿作用下实现同步置数。SR,PE 为高电平，CEP 或 CET 为低电 平时，保持结果。当 CEP、CET、PE、SR 同时为高电平时，在时钟上升沿作用下 Q0Q3 输出计数结果。当计数器计到 9 时进位输出端 TC 输出高电平。时钟信号分别输入到两 个 74LS162 芯片的 2 脚分别产生个位与十位计数计数。个位 74LS162，使 CEP、CET(状 态控制端)、PE(置数
6、端)、SR(清零端)接高电平,使之计数:而十位的 74LS162 与个位共 用相同的时钟，PE、SR 高电平，CET,CTP 接个位的进位信号 TC。当个位的 TC 进位信号 来的时候，使 CEP、CET 变高电平，CLK 到来的时候，可实现进位数，没有进位的时候 保持，输出端接译码电路。 2.3.3 显示驱动电路 显示驱动电路由两个 74LS48 译码器和 14 个上拉电阻组成。74ls48 的功能表如 下： 表 3 74LS48 真值表 74LS48是共阴数码管译码器。 个位和十位的74LS48的灯LT(测试端)、 RIB(灭零端)、 BI/RBO(动态输出端)均接高电平，实现正常译码。设计时输出端接上上拉电阻，以增加 共阴数码管的亮度。 6 2.4、PCB 图 图 7 PCB 图 3、焊接调试记录 根据以上原理图制好板后，开始焊接，焊好后开始调试，第一次调试时发现电路有 时候不能正常工作，用手感受芯片的温度没有发烫，所以排除芯片短路的可能，后来发 现
