1、 微机原理及接口技术 课程设计报告 题目：题目：竞赛抢答器的设计竞赛抢答器的设计 1、设计目的 1）了解竞赛抢答器的设计原理和方法。 2）掌握定时/计数器、并行接口芯片和中断控制的工作原理与使用方法。 2、所用元器件 1）80X86 系列微机一台。 2）定时、计数器、并行接口芯片。 3）基本 TTL 电路芯片，七段数码管。 3、设计内容及步骤 1）设计要求 （1）可供 4 组同时抢答，由按钮控制。 （2）能显示出最先抢答的组号，而对其他组的抢答不予理睬。 （3）对主持人未曾按启动扭之前就按抢答按钮的犯规组，亮红灯警告。 （4）对抢答后的回答时间进行计时控制，如回答超时，则以音响报警。 2） 撰
2、写设计报告 （1）各个硬件模块设计和原理图 （2）各个软件模块设计和流程图 4、硬件设计 1）总体设计 由于本次实验要用到数码显示、中断控制、倒计时等功能，故初步分析，需 要 8255、8253 等芯片。 经过小组成员讨论， 认为本实验的关键是准确判断出最先抢答者的信号并锁 存，而同时不理睬其他抢答者的信号。为此，可将 4 个抢答按钮信号通过一个 4 位并行输入口接至微机中。当主持人启动抢答过程后，微机通过该并行输入口循 环对 4 路抢答信号进行采样。当采样到那一组的抢答信号已经发出，则立即停止 采样，并记录下该组的组号，每路抢答按钮电路可以参考下图进行设计。 图 1 路抢答按钮电路 由图可知
3、,当 4 组均未按下抢答按钮时,送入到并行接口的 4 位抢答状态都是 0,而当微机采样到这 4 位数据不为 0 时,则表示有一组获得了抢答机会,然后通过 逐位口查询个位口状态,即可判断出哪一组抢答成功,最后利用并行输出接口将抢 答成功的组号现实出来.在实验中,可以仅用一位 7 段数码管来显示抢答选手的组 号. 为了对抢答后的回答时间进行计时控制,可以利用一个可编程定时计时器， 先置计数初值，再计时，当计时时间到后，由并行接口输出一个响铃信号提示抢 答选手的回答时间已到。 由于本系统要求对犯规的组亮红灯警告，所以要设置一个启动按键，在主持 人按下启动按键之前，如果有抢答钮被按下，则该抢答选手犯规
4、，可以通过并行 接口输出一个信号使该组的红色发光二级管点亮以示该组选手犯规。 综上所述，本实验的硬件电路可参考下图 3 示的硬件结构示意图进行设计。 +5 1 图 2 硬件结构示意图 其中 8255 与 8086 连接图如下图 4 微 机 扩 展 总 线 插 孔 AB 译 码 电 路 并 行 接 口 定 时 器 驱动器 七段数码显示器 犯规指示 LED 抢答按钮电 路 时钟 电路 启动按钮及电路 4 图 3 8086 与 8255 连接图 实验原理图见附录一。 2）芯片介绍 （1）8255 芯片 8255A 内部有 3 个相互独立的 8 位数据端口，即端口 A端口 B端口 C。设 计人员可以用
5、程序是他们分别作为输入端口或输出端口。不过，每个端口有着各 自的特点。 端口 A 对应 1 个 8 位数据输入锁存器/缓冲器和 1 个 8 位数据输出锁存器/ 缓存器。所以，用端口 A 作为输入或输出时，数据均可以受到锁存。 端口 B 对应 1个 8 位数据输入锁存器/缓冲器和 1个 8 位数据输出锁存器/缓 存器。 端口 C 对应 1 个 8 位数据输入锁存器/缓冲器和 1 个 8 位数据输出锁存器/ 缓存器。这样，当端口 C 作为输入端口时，对数据不作锁存，而作为输出端口 时，对数据进行锁存。 在使用中，端口 A端口 B 和端口 C 可以相互独立，分别作为输入或者输 出端口，也可以由端口
6、C 配合端口 A端口 B 作输入端口或者输出端口，此时， 端口 A 和端口 B 作为独立的输入端口或输出端口， 而端口 C 则配合端口 A 和端口 B 工作。具体得讲，端口 C 常常通过控制命令被分成两个 4 位端口，每个 4 位端 口包含 1 个 4 位的输入缓冲器和 1 个 4 位的输出锁存器/缓冲器，他们分别用来 位端口 A 和端口 B 提供控制信号和状态信号。 方式选择控制字 D7 D6D5 D4 D3 D2 D1 D0 A 组方式 A 口 1 输入 0输出 PC7PC4 1输入 0输出 B组方式 0方式 0 1方式 1 B口 1输入 0输出 PC3PC0 1输入 0输出 1 有效 标志位 00方式 0 01方式 1 1方式 2 (2）8253 芯片 8253 的主要性能： 8253 可编程定时/计数器芯片时 Intel 公司生产的微型计 算机通用外围芯片之一。采用 24 个引脚，双列直插式封装，其主要特性如下： 采用 NMOS 工艺，用单一的5V 电源供电。片内有 3 个独立的 16 位减法计数器 （或计数通道） ，每个计数器又可分
