1、 1 / 6 数字电子钟逻辑电路设计数字电子钟逻辑电路设计 一、一、 简述简述 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具 有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生 活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。 二、设计任务和要求二、设计任务和要求 用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下： 1. 由晶振电路产生 1Hz 标准秒信号。 2. 秒、分为 0059 六十进制计数器。 3. 时为 0023 二十四进制计数器。 4. 周显示从 1日为七进制计数器。 5. 可手动校
2、时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对 秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz） ，整点时再呜叫一次 高音（1000Hz） 。 三、总体设计方案方框图及各部分电路设计三、总体设计方案方框图及各部分电路设计 数字电子钟的电路组成方框图如图 1 所示。 显示器显示器 译码器译码器 7进制周进制周 计数器计数器 显示器显示器 译码器译码器 24进制时进制时 计数器计数器 显示器显示器 译码器译码器 60进制分进制分 计数器计数器 显示器显示器 译码器译码器 60进制秒进制秒 计数器计
3、数器 日校日校 分校分校 时校时校 秒校秒校 单次或连续脉冲单次或连续脉冲晶体振荡器晶体振荡器分频器分频器 1Hz 图 1 数字电子钟框图 2 / 6 由图 1.1 可见，数字电子钟由以下几部分组成：秒脉冲发生器；校时电路；六十进制秒、 分计数器，二十四进制计时计数器；秒、分、时的显示部分等。 根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。 1. 秒脉冲发生器 脉冲发生器是数字钟的核心部分，由于在仿真软件 multism10.0 中没有 CD4060，为简 化起见，用 1.5V、150HZ 代替脉冲发生器。电路图如图 2 所示。 V1 150 Hz 5 V 0 图
4、2 替代秒脉冲发生器 2. 计数译码显示 秒、分、时、日分别为 60、60、24、7 进制计数器、秒、分均为 60 进制，即显示 00 59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为 0023，个位 仍为十进制，而十位为三进制，但当十进位计到 2，而个位计到 4 时清零，就为二十四进制 了。 周为七进制数，按人们一般的概念一周的显示日期“1、2、3、4、5、6、7” ，所以我们 设计这个七进制计数器，应根据译码显示器的状态表来进行，如表 1 所示。 所有计数器的译码显示均采用 BCD七段译码器。 Q4 Q3 Q2 Q1 显示显示 0 0 0 1 1 0 0 1 0 2 0
5、 0 1 1 3 0 1 0 0 4 0 1 0 1 5 0 1 1 0 6 0 1 1 1 7 3 / 6 图 3 60 进制秒计数器及显示 图 4 60 进制分计数器及显示 图 5 0023 二十四进制小时计数器及显示 图 6 7 进制星期计数器及显示 图 3图 6 中计数器选用教材中最常用的 74LS160D 十进制计数器。 3. 校时电路 在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。 置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲 输入。 4. 整点报时电路 当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即
6、 U1 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U2 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 秒秒 1 DCD_HEX 秒秒 2 DCD_HEX VCC 5V VCC 5V U5 NC7S00_5V VCC 3 9 11 10 VCC 7 2 8 6 5 4 U1 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CLK 2 U2 74LS160D QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LOAD 9 CLR 1 CL
