欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    基于DSP和FPGA的图像处理系统设计毕业设计(含外文翻译)

    • 资源ID:1405827       资源大小:2.57MB        全文页数:62页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    基于DSP和FPGA的图像处理系统设计毕业设计(含外文翻译)

    1、 中文题目:基于 DSP 和 FPGA 的图像处理系统设 计 外 文 题 目 : IMAGE PROCESSING SYSTEM DESIGN BASED ON DSP AND FPGA 毕业设计(论文)共 56 页(其中:外文文献及译文 13 页) 图纸共 1 张 完成日期 年 月 答辩日期 年 月 I 摘要 本文研究了以 TI 高性能 DSP 为核心处理器的视频实时图像处理系统的设计原理与组 成,并基于 DSP + FPGA 架构实现了视频图像处理系统。本图像处理系统主要由图像采集 电路、图像处理电路、显示电路以及系统软件组成。 首先经过 CCD 图像传感器采集复合视频信号,经过视频 A/

    2、D 处理器(SAA7115)转换 成 8 bit 的数字信号,通过 DMA 方式存放在双口 RAM 中,该处理器同时还输出像素时钟 信号(PCLK),场同步(CS)、行同步(HS)、奇偶场(OE)、复合消隐信号(BLANK)。 数字信号处理器 DSP(TMS320VC5501)是本处理器的核心部分,其功能是完成整个 系统的图像预处理以及数据流存储时序控制等功能。经过 DSP 处理后输出 8 bit 的数字视 频信号以及像素时钟信号(PCLK)、场同步(CS)、行同步(HS),一起送 FPGA 产生视频信 号的时序逻辑,然后送视频 D/A 处理器(SAA7105H ),最后通过 VGA 视频接口

    3、输出。静 态双口 RAM 用于存储图像数据的,图像数据的读写控制时序通过 DSP 来实现。视频 D/A 处理器(SAA7105H)将 FPGA 输出的数字视频信号、像素时钟、行场同步信号合成为彩色 全电视信号然后通过 VGA 输出。该视频图像处理系统可以实现实时的数据视频信号的采 集、处理及显示,可以应用于视频处理的相关领域。 关键字:DSP;FPGA;图像处理;电路设计;系统软件 II Abstract This paper studies the system design principle and composition the of TI high performance DSP c

    4、ore processor for real-time video image processing , and it can achieve video image processing system based on the architecture of DSP and FPGA. The image processing system is composed of image acquisition circuit, image processing circuit, display circuit and system software. After the first CCD im

    5、age sensor collect the composite video signal, the video A/D processor (SAA7115) is converted into a digital signal of 8 bit, which is stored in dual-port RAM through DMA, the processor also outputs pixel clock signal (PCLK), field synchronization(CS), synchronous (HS), parity field (OE), composite

    6、blanking signal (BLANK). DSP digital signal processor (TMS320VC5501) is the core part of this processor, its function is to complete the whole system of image preprocessing and the sequence of data storage control . After DSP treatment, the output of the 8 bit digital video signal and a pixel clock signal (PCLK). The field synchronization (CS), synchronous (HS), which is send to FPGA for producing video signals, then transmitted to the video processor D/A (SAA7105), the final output th


    注意事项

    本文(基于DSP和FPGA的图像处理系统设计毕业设计(含外文翻译))为本站会员(课***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583