1、数字钟课程设计预习报告 一、一、实验目的：实验目的： 设计一个数字钟，可以完成 00:00:00 到 23:59:59 的计时功能，并在控制电 路的作用下具有保持、清零、快速校时、快速校分、整点报时、星期显示调节等 功能。 二、二、方案论证：方案论证： 如图为实验功能方框图： 时个位 计数器 分 十位 译码器 分个位 计数器 秒十位 计数器 秒 个 位 计数器 时 十 位 译码 器 时 十 位 计数 器 时个位 译码器 分十位 计数器 分个位 译码器 秒 十位 译码器 秒 个 位 译码器 振荡器 分频器 校时电路 校分电路 扩 展 电 路 主 体 电 路 图 A多功能数字钟框图 数字计时器基本
2、功能是计时，因此首先需要获得具有精确振荡时间的脉振信 号，以此作为计时电路的时序基础，实验中可以使用的振荡频率源为 48MHZ， 通过分频获得所需脉冲频率（1Hz,1KHz,2KHz） 。为产生秒位，设计一个模 60 计 数器，对 1HZ 的脉冲进行秒计数，产生秒位；为产生分位，通过秒位的进位产 生分计数脉冲，分位也由模 60 计数器构成；为产生时位，用一个模 24 计数器对 分位的进位脉冲进行计数。整个数字计时器的计数部分共包括六位：时十位、时 个位、分十位、分个位、秒十位和秒个位。 显示功能是通过数选器、译码器、码转换器和 7 段显示管实现的。因为实验 中只用一个译码显示单元，7 个 7
3、段码（6 个用于显示时分秒，一个显示星期） ， 所以通过 4 个 7 选一 MUX 和一个 3-8 译码器配合，根据计数器的信号进行数码 管的动态显示。 清零功能是通过控制计数器清零端的电平高低来实现的。 只需使清零开关按 下时各计数器的清零端均可靠接入有效电平（本实验中是低电平） ，而清零开关 断开时各清零端均接入无效电平即可。 校分校时功能由防抖动开关、逻辑门电路实现。其基本原理是通过逻辑门电 路控制分计数器的计数脉冲，当校分校时开关断开时，计数脉冲由低位计数器提 供；当按下校分校时开通时，既可以手动触发出发式开关给进位脉冲，也可以有 恒定的 1Hz 脉冲提供恒定的进位信号，计数器在此脉冲
4、驱动下可快速计数。为 实现可靠调时，采用防抖动开关（由 D 触发器实现）克服开关接通或断开过程 中产生的一串脉冲式振动。 保持功能是通过逻辑门控制秒计数器输入端的 1Hz 脉冲实现的。正常情况 下， 开关不影响脉冲输入即秒正常计数， 当按下开关后， 使脉冲无法进入计数端， 从而实现计时保持功能。 整点报时功能可以通过组合逻辑电路实现。 当计数器的各位呈现特定的电平 时，可以选通特定的与门和或门，将指定的频率信号送入蜂鸣器中，实现在规定 的时刻以指定频率发音报时。 星期设定电路功能。星期显示功能由模 7 计数器构成，16 时为顺序计数， 星期日显示为 8，即从 6 跳过 7 直接进入 8，然后再
5、由 8 进入 1。由此可见，需 要设定这样一个计数器：在一次循环计数过程中，要有两次置位，且两次所置数 有所不同。 三、三、子模块设计原理子模块设计原理 脉冲电路原理：脉冲电路原理： 实验板上振荡源为 48MHz，为获得秒脉冲信号和报时电路中需要的音频，需 要对该振荡源进行分频处理。处理的过程示意如下： 下面单独介绍每个模块的结构： 1.二分频电路分频电路 Q1 OUTPUT CLRN D PRN Q DFF inst18 VCC VCC NOT inst21 VCC CP INPUT 2.三分频电路分频电路 3 分频电路是通过 74160 用置数法实现。其输出端 DCBA Q Q Q Q 按
6、照如下方式 循环计数时就可以对其输入的脉冲进行 3 分频，输出信号由 B Q 直接引出。 0000 0001 0010 48MHz 3 分频 8 分频 1000 分频 2 分频 2KHz 1KHz 1000 分频 2 分频 1Hz 74160 置数端为低电平有效， 所以将 B Q 作为置数信号的输入。 3 分频电路图如下： VCC CP INPUT Q OUTPUT COUNTER CLK ENT A B C D LDN ENP CLRN QD QA QB QC RCO 74160 inst GND VCC NOT inst8 3.83.8 分频电路分频电路 8 分频电路通过将 3 个 2 分频串联实现。 VCC CP INPUT Q OUTPUT CLRN D PRN Q DFF inst VCC VCC CLRN D PRN Q DFF inst10 VCC VCC CLRN D PRN Q DFF inst12 VCC VCC NOT inst15 NOT inst16 NOT inst17 4.10004.1000 分频电路分频电路 将 3 个 10
