欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    基于总线课程设计报告--基于TDNCM++的总线控制设计

    • 资源ID:1404024       资源大小:163KB        全文页数:8页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    基于总线课程设计报告--基于TDNCM++的总线控制设计

    1、 课程设计报告课程设计报告 课程设计题目:基于课程设计题目:基于 TDNCM+的总线控制设计的总线控制设计 姓姓 名:名: 学学 院:信息工程院:信息工程 专专 业:信息安全业:信息安全 班班 级:级: 学学 号:号: 指导教师:指导教师: 2014 年年 01月月 05 日日 目录目录 一、一、 引言引言 3 二、课题研究意义及方法二、课题研究意义及方法 . 3 三、详细设计三、详细设计 . 3 1、课程设计目的、课程设计目的 3 2、设备、设备 3 3、课程设计课程设计内容内容 3 4、详细设计步骤、详细设计步骤 4 四、运行结果四、运行结果 . 8 五、心得体会五、心得体会 . 5 六,

    2、参考文献六,参考文献8 一、一、引言引言 在工程上及控制系统中, 常常要求有一些实时时钟, 以实现定时或延时控制, 如定时中断,定时检测,定时扫描等,还要求有计数器能对外部事件计数。要实 现定时或延时控制,有三种主要方法:软件定时、不可编程的硬件定时、可编程 的硬件定时器。 其中可编程定时器电路的定时值及其范围可以很容易地由软件来 确定和改变, 功能较强, 使用灵活。 Intel 的定时器计数器为可编程定时器 PIT, 型号为 8253,就是为完成上述功能而设计出来的一种电路。 二、课题研究意义及方法二、课题研究意义及方法 实现定时的方法可分为软件定时和硬件定时两种。软件定时就是让机器执 行一

    3、个程序段,这个程序段本身并没有具体的执行目的,但由于执行每一条指令 都需要一定的时间,则执行一个已定的程序段就需要一个固定的时间。软件定时 的优点是不需要增加硬件设备,且定时时间改变灵活,只要改变子程序的执行时 间即可。 硬件定时又分为不可编程硬件定时和可编程硬件定时。对不可编程的硬件 定时方法,可采用如定时器 555 外接定时部件构成。这种定时的优点是电路一般 比较简单,定时期间不占用 CPU 资源。可编程的计数器是为了方便计算机系统的 设计和应用而研制的,很容易和系统总线连接。 8253 的记数初值是决定记数次序的,根据输出信号的不同,计算方法可分 为两种情况。 当输出信号为连续的周期波时

    4、: 假设计数器输入信号CLK的频率为F (CLK) , 要求 OUT 端输出信号的频率为 F(OUT) ,则记数初值 N 的计算公式为: N=F(CLK)/F(OUT) 当计数器工作在一次性有效的定时方式时:如希望的定时时间为 T,则记 数初值 N 的计算公式为: N=F(CLK)*T。 三、三、详细详细设计设计 1、课程设计目的、课程设计目的 掌握总线仲裁的方式及其方法。 2、设备设备 1TDN-CM+或 TDN-CM+教学实验系统一台。 2 PC 微机一台。 3、课程设计课程设计内容内容 关于总线的仲裁问题是由人为控制的,本实验将设计一个控制逻辑,来实现 总线仲裁功能。设计将 1 中控制输

    5、出部件的使能输入端接入控制逻辑,然后由控 制逻辑输出至各对应的模块。其中的输出设备有 INPUT、RAM 及 R0 ,这里 设其优先级依次降低, 即 INPUT DEVICE 设备的优先级最高, 当它输出有效时, 即使给其他输出设备输入有效的输出信号也不能将数据输出至总线。 其他设备依 次类推。 这样可以避免几个设备若同时输出数据至总线时的冲突, 造成器件损坏。 设计规定总线控制逻辑在 CPLD1032 中定义的管脚如图 1。 图 1 4、详细设计步骤、详细设计步骤 1用 ABEL 语言设计上述控制逻辑。 2 在 ispDesignEXPERT 环境下编辑并编译上述所设计的源程序,并将生 成的

    6、 JED 文件下载至 CPLD 中。 3 按图 2 连接设计接线。 4 具体实验操作步骤同上小节。分析两个设计在总线控制上的不同。 图 2 总线信息传输图 5指令系统及微程序 (1) 。机器指令 $P0000 $P010A $P02F0 $P0303 $P0444 $P05F0 $P0600 $P0760 $P0A16 (2)微程序指令 $M00018108 $M0101ED82 $M0200C050 $M0300A004 $M0400E0A0 $M0500E006 $M0600A007 $M0700E0A0 $M0801ED8A $M0901ED8C $M0A00A03B $M0B018001 $M0C00203C $M0D00A00E $M0E01B60F $M0F95EA25 $M1001ED83 $M1101ED85 $M1201ED8D $M1301EDA6 $M14001001 $M15030


    注意事项

    本文(基于总线课程设计报告--基于TDNCM++的总线控制设计)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583