欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    课程设计报告--六进制字符发生器

    • 资源ID:1403940       资源大小:1.49MB        全文页数:24页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    课程设计报告--六进制字符发生器

    1、 电子课程设计电子课程设计 六进制六进制字符发生器字符发生器 1 目目 录录 一、设计任务及要求 2 二:总体框图及设计方案 2 三:选择器件.9 四、功能模块13 1、Address 模块13 2、分频器14 3、六进制计数器(方法二)16 4、ROM16*128 存储器17 五、总体设计电路21 六、心得体会.22 2 字符发生器字符发生器 一、设计任务及要求一、设计任务及要求 1. 设计任务:利用实验箱上 16*16 点阵,设计字符发生器,可以循 环显示预置字符 :身要动,心要静。 2. 设计要求: (1)利用 VHDL 编写字符扫描驱动电路。 (2)设计一个可以自动循环显示 10 个字

    2、符的电路。 (3)编写预置字符的 rom程序生成模块接入电路。 二:总体框图二:总体框图及设计方案及设计方案 方案一:方案一: 1、设计思路:设计思路: 此电路由六进制计数器, ROM 存储器, address 计数器模块这四部分构成。 字符要用 16*16 点阵显示所以涉及到行列的显示,根据字符将 16*16 点阵中所 需点亮的二极管的内容存储到 ROM 存储器中,同时列依次扫描,计数器对 16*16 点阵显示 ROM 存储器 六进制计数器 分频器 时钟信号 时钟脉冲信号 Addresss 计 数 器 模 块 3 16*16 点阵显示器的行进行循环计数。 2、各模块的作用、各模块的作用 分频

    3、器的作用是将 50Mhz的信号分为 25Khz信号,提供给 Address 计数器 模块与 ROM 存储器作为所需的时钟信号。 Address 计数器的作用是在时钟信号作用下,将从 ROM 中读出的信号对应 正确的位置上的数值显示在点阵上。Reset 是复位端,起复位作用,低电平时起 作用。输出端 qout150对应点阵上的 L0-L15,为点阵的行驱动信号输出, addr30的增加依次对列扫描。 六进制计数器的输出与 Address 计数器的输出共同作用在 ROM 的输入, 由 此决定 qout150的输出,使得输出字符循环显示。实现六进制计数器有三种 方法,具体将在下面部分做详细介绍。 R

    4、OM 是一个 ROM128*16 的存储数据的具有读写功能的存储器,设计中存 储着“身要动,心要静”六个字,在 addr60输入相应地址时读取 ROM128*16 中相应的数据然后经 q150输出。主要是存储数据。 方案二:方案二: 1、 原理图原理图 c l k e n a b l e s e l 3 . . 0 h 0 7 . . 0 h 8 7 . . 0 z f c i n s t V C C c l k I N P U T V C C e n a b l e I N P U T s e l 3 . . 0 O U T P U T h 0 7 . . 0 O U T P U T h 8

    5、 7 . . 0 O U T P U T 图一 2、 生成该原理图的程序生成该原理图的程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity zfc is port(clk,enable: in std_logic; sel: out std_logic_vector(3 downto 0); 4 h0,h8: out std_logic_vector(7 downto 0); end entity; architecture behav of zfc is signal lie

    6、: std_logic_vector(3 downto 0); signal next1: std_logic_vector(2 downto 0); begin a1: process(clk,enable) begin if clkevent and clk=1 then if(enable=1 ) then if lie“0000“ then lieh0h0h0h0h0h0 “ROM256X16.mif“, intended_device_family = “Cyclone“, lpm_hint = “ENABLE_RUNTIME_MOD=NO“, lpm_type = “altsyncram“, numwords_a = 256, operation_mode =


    注意事项

    本文(课程设计报告--六进制字符发生器)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583