1、 电子课程设计 课程设计题目：汽车车尾灯 2013 年 12 月 课程设计题目：汽车车尾灯课程设计题目：汽车车尾灯 摘要摘要 本次设计的目的就是通过实践深入理解计算机组成原理，了解 EDA 技术2 并掌握 VHDL 硬件描述语言的设计方法和思想。以计算机组成原理为指导，通过 学习的 VHDL 语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识 和基本单元电路的综合设计应用。通过对实用汽车尾灯控制器3的设计，巩固和 综合运用所学知识，提高 IC 设计能力，提高分析、解决计算机技术实际问题的 独立工作能力。 一、一、设计任务与要求设计任务与要求 随着社会的发展，科学技术也在不断的进步，状态
2、机的应用越来越广泛。 现代交通越来越拥挤，安全问题日益突出，在这种情况下汽车尾灯控制器的设计 成为解决交通安全问题一种好的途径。 在本课程设计根据状态机原理实现了汽车 尾灯常用控制。汽车尾灯控制器应满足以下基本要求： 1.汽车正常使用是指示灯不亮 2.汽车右转时，右侧的一盏灯亮 3.汽车左转时，左侧的一盏灯亮 4.汽车刹车时，左右两侧的指示灯同时亮 5.汽车夜间行驶时，左右两侧的指示灯同时一直亮，供照明使用 二、总体框图 汽车尾灯和汽车运行状态表 开关控制 汽车运行状 态 右转尾灯 左转尾灯 S0 S1 S2 R1 R2R3 L1L2L3 0 0 0 正常运行 灯灭 灯灭 0 0 1 左转弯
3、灯灭 按 L1L2L3顺序循环点亮 0 1 0 右转弯 按 R1R2R3顺序循环点灯灭 亮 0 1 1 临时刹车/检测 所有尾灯同时点亮 1 0 0 倒车 所有尾灯按照转弯次序点亮 1 0 1 晚上行车时 R3 ，L3一直点亮 汽车尾灯控制电路设计总体框图 各组成模块实现的主要功能是通过开关控制从而实现汽车尾灯的点亮方式。 汽车 尾灯控制器有 4 个模块组成，分别为：时钟分频模块、汽车尾灯主控模块，左边 灯控制模块和右边灯控制模块。 三.选择器件选择器件 1.装有 QuartusII 软件的计算机一台。 2.芯片：使用 Altera 公司生产的 Cyclone 系列芯片。 3.EDA 实验箱一
4、个。 4.下载接口是数字芯片的下载接口（JTAG）主要用于 FPGA 芯片的数据下载。 5.时钟源。 Cyclone 的性能特性 Cyclone 器件的性能足以和业界最快的 FPGA 进行竞争。Cyclone FPGA 内部包括 可配置逻辑模块 CLB（Configurable Logic Block） 、输出输入模块 IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA 的基本特点主要 开关控制电路 译码电路 74138 显示驱动电路 记数电路 74161 R1R2R3 L1L2L3 脉冲产生电路 555 有： 1）采用 FPGA 设计 AS
5、IC 电路，用户不需要投片生产，就能得到合用的芯片。 2）FPGA 可做其它全定制或半定制 ASIC 电路的中试样片。 3）FPGA 内部有丰富的触发器和 IO 引脚。 4）FPGA 是 ASIC 电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA 采用高速 CHMOS 工艺，功耗低，可以与 CMOS、TTL 电平兼容。 具体器件:4 个拨码开关：SW1-SW4 VGA30设置为 0001 EP1C12 核心板左侧 6 个红色 LED，L1-L8 用导线分别连线到 IO9-IO14 EP1C12 核心板上的一个 50MHZ 的晶振 OSC，其作为时钟应用 7 条导线 三、三
6、、功能模块功能模块 1.1.时钟分频模块时钟分频模块 时钟分频模块的工作框图 时钟分频模块由 VHDL 程序来实现，下面是其中的一段 VHDL 代码： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_ARITH.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY clk_fp IS PORT(CLK:IN STD_LOGIC; CP:OUT STD_LOGIC); END ENTITY ; ARCHITECTURE ART OF clk_fp IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF CLKEVENT AND CLK = 1THEN COUNT = COUNT + 1; END IF; END PROCESS; CP= COUNT(3); END ART； 系统仿真与调试系统
