1、 1 概述概述 多功能数字钟的设计要求多功能数字钟的设计要求 能够准确显示时、分、秒时间信号，具有校时功能和闹钟功能。 要实现校时功能需要分别针对时分秒的校时电路， 要实现 1Hz 的秒钟计数需要时钟振荡电 路， 所以数字钟电路一般由数码显示器、 计数器、 时钟振荡器和校时电路等几个部分组成。 2. 设计方案原理构思设计方案原理构思 2.1 设计主要原理设计主要原理 该设计主要由以下几部分组成:振荡器、分频器、秒计数器、分计数器、时计数器、 DCD-HEN 七段显示数码管、时间校准电路、整点报时电路还有闹钟电路。数字钟数字显示 部分由 BCD-HEN 七段显示数码管即时钟显示。 要完成显示需要
2、 6 个数码管， 七段的数码管 需要译码器才能正常显示，然后要实现时、分、秒的计时需要 60 进制计数器和 24 进制计数 器。60 进制可能由 10 进制和 6 进制的计数器串联而成，频率振荡器可以由晶体振荡器分频 来提供，也可以由 555 定时来产生脉冲（或分频为）1Hz。计数器的输出分别送倒显示器显 示。计时出现误差时,可以用校时电路校时、校分。整点报时电路利用逻辑门，使当各计数 器输出满足整点时，蜂鸣器导通。 闹钟电路通过比较器比较当前时间与设计的闹钟时间，相等时同样蜂鸣器导通。 2.22.2 原理图原理图 3 3. .各模块电路分析各模块电路分析 3.1 500Hz 标准脉冲发生器标
3、准脉冲发生器 振荡器可由晶振组成， 也可以由 555 与 RC组成的多谐振荡器。 由 555 定时器得到 500Hz 的脉冲， 功能主要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号。 多谐振荡器也 称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形脉冲 （自激振荡） 。用 555 集成电路实现多谐振荡，需要外接电阻 R1、R2和电容 C，并外接+5V 的直流电源。 脉冲频率为：F=1/（45+2*50）*0.7*18*10 -6=550hz 下图为标准脉冲发生器电路图： U44 LM555CM GND 1 DIS 7 OUT 3 RST 4 VCC 8 THR
4、6 CON 5 TRI 2 VCC 5V R43 45 R44 50 VCC 145 C1 18uF C2 100nF 148 150 0 0 U13A 74LS08D U14A 74LS08D U15A 74LS08D U16A 74LS08D U17A 74LS08D U18 74LS161N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LO AD 9 CL R 1 CLK 2 U19 74LS161N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT
5、 10 LO AD 9 CL R 1 CLK 2 U20A 74LS00D U21A 74LS04D 89 0 VCC 5V VCC U22A 74LS04D 0 VCC 5V VCC 95 94 U23A 74LS00D 96 97 98 U24 74LS161N Q 1 Q 1 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LO AD 9 CL R 1 CLK 2 103 U25 74LS161N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LO AD 9 CL R
6、 1 CLK 2 U26A 74LS00D 0 VCC 5V U27A 74LS04D VCC 104 U28A 74LS00D U29A 74LS04D 0 VCC 5V VCC 106 105 111 U30 74LS161N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LO AD 9 CL R 1 CLK 2 U31 74LS161N QA 14 QB 13 QC 12 QD 11 RCO 15 A 3 B 4 C 5 D 6 ENP 7 ENT 10 LO AD 9 CL R 1 CLK 2 VCC 5V VCC 5V 0 VCC 0 VCC U32A 74LS00D U33A 74LS00D U34A 74LS04D U35A 74LS04D 118 116 119 U36 74LS85N A2 13 B2 14 A1 12 B1 11 OAG TB 5 A0 10 B0 9 A3 15 B3 1 OAE QB 6 OAL TB 7
