1、 1 基于 DSP Builder 数字信号 处理课程设计 实验名称： AM 调制 FM 调制及 DDS 信号 专 业： 通信工程 姓 名： 班 级： 学 号： 2 一一、设计目的、设计目的 通过本次课程设计，巩固已学数字电路与逻辑设计的理论知识，掌握数字信 号处理方法，引导学生从功能设计转向系统设计，掌握由现场可编程逻辑器件实 现数字信号处理的方法，掌握现场可编程逻辑器件的应用设计，从而拓宽数字技 术及处理的知识和设计能力，提高学生动手能力，培养学生分析问题与解决问题 的能力。 二二、设计内容设计内容 本设计利用 FPGA 开发软件 QuartusII，DSP BUILDER，MATLAB，
2、设计实 现各类波形信号的发生电路，如 AM 调制、FM 调制、DDS 控制等，进行引脚锁 定、 全编译通过后， 完成 FPGA 器件 Cyclone II 的配置工作， 并在 Matlab Simulink 中使用 Scope 显示仿真结果，在 DE2 开发板上下载并通过七段数码管，显示波 形情况。 三三、设计要求设计要求 1.独立完成 AM 调制、FM 调制、DDS 控制电路的设计、译码显示电路的设计。 2.熟悉 QuartusII，DSP BUILDER，MATLAB 环境下系统开发设计流程。 3.在 DE2 上验证设计结果，并认真写出设计报告。 四四、设计原理及步骤、设计原理及步骤 （一
3、）（一）.AM.AM 调制的设计调制的设计 AM 幅度调制函数信号可以用式)m1( amdr FFF来表述， 其中， dr F、 am F、 F分别是被调制的载波信号，需要被调制的信号和调制后 AM 的输出信号，它们 都是有符号数，m 是调制度，10 m。 s（t）=m（t）*sin（t）其中 m（t）是 1 或者是 0，sin（t）是载波 观察 s（t）如果有波形输入的是 1 没波形是 0。 3 基于 DSP Builder 的数字的 AM 系统如下图所示 元器件的主要参数设定在这里省略介绍 仿真如下图所示： 通过 matlab 转化成 VHDL 语言通过 Quartus2 并下到板上验证，
4、在这里需要添加 几个模块一是分频器因为我们晶振频率较高反映在数码管上分辨不出所以叫频 率降低，二是把 8 位的二进制传化成三位的十进制数，三是把十进制的数显示在 数码管上；最后通过引脚分配输入端口有时钟 clock、使能端 sw，一个数字输入 拨码开光，输出有四个数码管显示。 4 通过图形编辑法最终的实现电路为下图所示： Rom 中的 mif 表格： 5 分配引脚： 波形仿真： 6 下载到板上进行验证: 可以看到的数码管的数字在以不同的值在跳动， 调制前的数据没有变，调制 后的数据和 0 交替跳动，因为输入的数字信号是 1 和 1 交替变化的，因此出现了 这样的结果。 （二）（二） DDSDD
5、S 控制电路的控制电路的设计设计 DDS，即直接数字合成器，是采用数字技术的一种新型频率合成技术，他通 过控制频率、相位增量的步长，产生各种不同频率的信号。它的优点在于：有较 高的频率分辨率； 可以实现快速的频率切换； 在频率改变时能够保持相位的连续； 很容易实现频率、相位和幅度的数控调制等。目前可采用专用芯片或可编程逻辑 芯片实现 DDS，专用的 DDS 芯片产生的信号波形、功能和控制方式固定，常不能 满足具体需要。FPGA 具有器件规模大、工作速度快及可编程的硬件特点，并且 开发周期短，易于升级，因为非常适合用于实现 DDS。 DDS （直接数值合成器）信号发生器，通过不同的频率控制字产生
6、各种不 同频率的信号。主要由 16 位加法器、16 位寄存器正弦波形数据查找表（LUT） 、 频率控制字组成，并且其输出计算波形为：) 2 2cos()(ctf K t c N 。 2.1 2.1 DDSDDS 原理原理： DDS 的结构原理图如图 2.1 所示，DDS 以数控振荡器的方式，产生频率、相 位和幅度可控的正弦波。 电路包括了相位累加器、 相位调制器、 正弦 ROM 查找表、 基准时钟源等组成。其中前三者是 DDS 结构中的数字部分，具有数字控制频率合 成的功能。 7 图 2.1 基本 DDS 结构框图 如图 2.1 所示，DDS 系统的核心是相位累加器，完成相位累加过程。在基准 时钟的控制下，频率控制字由累加器累加，以得到相应的相位数据，相位调制 器接收相位累加器的相位输出，主要用于信号的相位调制，其输出的数据作为 取样地址来寻址正弦 ROM 查找表，完成相位-幅度变换，输出不同的幅度编码； 再经过 D/
