欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    课程设计--基于51单片机的信号发生器的设计

    • 资源ID:1401911       资源大小:2.88MB        全文页数:22页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    课程设计--基于51单片机的信号发生器的设计

    1、 通信工程学院 课程设计说明书课程设计说明书 题 目 信号发生器的设计 课 程 名 称 单片机原理及应用 A 专 业 电子信息工程 目 录 一、课程设计目的 二、课程设计任务 三、课程设计要求 四、课程设计思路 五、课程设计软件仿真结果截图 六、课程设计体会 七、主要参考文献 八、附录:源程序代码 一、一、课程设计目的:课程设计目的: 在学习单片机原理及应用 A课程的基础上,进一步深入理解 MCS-51 单 片机的结构、工作原理和应用技术,提高单片机控制系统设计、研发的能力;按 照教学计划的要求,利用一周时间,综合应用所学知识,设计具有一定功能的小 型单片机控制系统, 培养学生一定的自学能力和

    2、独立分析问题、 解决问题的能力, 要求学生能通过独立思考、查阅工具书、参考文献,提出自己的设计方案,找出 设计中遇到问题的解决途径。 二、二、课程设计要求:课程设计要求: 1、整个课程设计的各个环节都要自己动手。 2、通过 TLC5615 串行 D/A 转换芯片完成信号发生器设计,经由示波器观察信号 波形; 3、采用 C 语言编程实现; 4、其他要求参见“nKDE-51 单片机实验教学系统实验指导书; 5、基本任务为必做项目,附加任务为选做项目; 6、对课程设计进行总结,撰写课程设计说明书。 三、课程设计任务:三、课程设计任务: 1、基本任务:利用 nKDE-51 单片机实验教学系统上的硬件资

    3、源,实现信号发生 器的功能。 2、附加任务:通过键盘(1)选择输出信号的波形; (2)调整幅度、频率等参数。 3、工作量要求: (1)设计的硬件电路图与程序流程图; (2)源程序代码; (3)系统运行结果符合课程设计要求。 四、课程设计思路:四、课程设计思路: 1、TLC5615 芯片结构: 引脚功能:DIN:串行数据输入端 OUT SCLK SCLK:串行时钟输入端 REFin CS CS:片选端,低电平有效 DIN OUT:DAC 模拟电压输出端 DOUT REFin:基准输入端 2、TLC5615 芯片工作原理: TLC5615 由 16 位转换寄存器、 控制逻辑、 10 位 DAC 寄

    4、存器、 上电复位、 DAC、 TLC5615 外部基准放大器、基准电压倍增器等部分组成。 TLC5615 通过固定增益为 2 的运放缓冲电阻串接网络,把 10 位数字数据转 换成模拟电压。上电时,内部电路吧 10DAC 寄存器复位至全 0,其输出具有与基 准输入相同的极性。 (1)数据输入。由于 DAC 是 12 位寄存器,所以在写入 10 位数据后,最低 2 位写入 2 个“0” 。 (2)输出缓冲器。输出缓冲器具有满电源电压幅度输出,它带有短路保护 并能驱动有 100pF 负载电容的 2k负载。 (3)外部基准。外部基准电压输入经过缓冲,使得 DAC 输入电阻与代码无 关。因此,REFin

    5、 的输入电阻为 10M,输入电容典型值为 5pF,它们与输入代 码无关。基准电压决定 DAC 的满度输出。 (4)逻辑接口。逻辑输入端可使用 TTL 或 CMOS 逻辑电平。使用满电源电压 幅度时,CMOS 逻辑可得到最小的功耗。使用 TTL 逻辑电平是,功耗需求增加约 2 倍。 (5)串行时钟和更新速率。TLC5615 的最大串行时钟频率近似为 14MHz。通 常,数字更新速率受片选周期的限制。对于满度输入阶跃跳变,10 位 DAC 的建 立时间约为 12.5s,这把更新频率限制在 80KHz。 当片选信号为低电平时,输入数据读入 16bit 移位寄存器。SCLK 输入的上 升沿把数据移入输

    6、入寄存器,接着,CS 的上升沿把数据传送至 DAC 寄存器,当 CS 为高电平时,输入的数据不能由时钟同步送入输入寄存器。所有 CS 的跳变应 发生在 SCLK 输入为低电平时。 DIN 只需要输入 12 位数据,DIN 输入的 12 位数据中,前 10 位为 TLC5615 输入的 D/A 转换数据,并且输入时,高位在前,低位在后,后 2 位必须写入为 0 的 2 位数值,因为 TLC5615 的 DAC 输入锁存器为 12 位宽。 3、总流程图: 4、程序编译及软件仿真电路原理图: 开始 键盘扫描(确定是否改变频率、幅度) 检测按键,确定输出波形 元器件列表: 元器件名称 所属类型 AT89C51 Microprocessor ICS CRYSTAL 晶振 Misecllaneous CAP 电容 Capacitor RESPACK-8 R


    注意事项

    本文(课程设计--基于51单片机的信号发生器的设计)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583