欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    计算机组成与系统结构课程设计--单周期32位CPU的设计

    • 资源ID:1401727       资源大小:1.68MB        全文页数:18页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    计算机组成与系统结构课程设计--单周期32位CPU的设计

    1、 学 号: 计算机组成与系统结构课程设计 设计说明书 单周期 32 位 CPU 的设计 起止日期: 2014 年 1 月 13 日 至 2014 年 1 月 17 日 学生姓名 班级 11 计 算 机 2 班 成绩 指 导 教 师 ( 签 字 ) 计算机计算机与与信息信息工工程程学院学院 2014 年年 1 月月 17 日日 目录目录 1、 指令系统设计. 错误错误!未定义书签。未定义书签。 2、 控制部件设计. 4 3、 单周期中央处理器 cpu 设计 9 4、 计算机主机系统设计 .12 5、 调试程序编制及主机系统调试 .12 6、 心得体会.16 参考资料16 1 1、指指令系统设计令

    2、系统设计 R 型指令(op=0001) op rs rt rd func add(func=000001):将 rs 寄存器中的值和 rt 寄存器中的值相加,结果存入 rd 寄存器 sub(func=000010):将 rs 寄存器中的值和 rt 寄存器中的值相减,结果存入 rd 寄存器 and(func=000011):将 rs 寄存器中的值和 rt 寄存器中的值相与,结果存入 rd 寄存器 or(func=000100):将 rs 寄存器中的值和 rt 寄存器中的值进行或运算,结果存入rd 寄存器 I 型指令 op rs rt 立即数 addi(op=1000):将 rs 寄存器中的值与(

    3、补零成 32 位的)立即数减,结果存入 rt 寄存器 ori(op=0010):将 rs 寄存器中的值与(补零成 32 位的)立即数或,结果存入 rt 寄存器 lw(op=0011):将 RAM 中地址为rs+立即数单元的值写入 rt sw(op=0100):将 rt 中的值写入 RAM 中地址为rs+立即数单元 beq(op=0101):若 rs 中的值=rt 中的值,则跳转到(原本的下一个地址+立即数) wr(op=0111):把(补零成 32 位的)立即数写入寄存器 rt J 型指令 op invalid 地址 8 8 jump(op=0110):直接跳转到目的地址(8 位)开始执行 2

    4、 指令译码器的作业是对取指令操作中得到的指令进行译码,确定这条指令需要完成的操作。从而 产生相应的控制信号,驱动执行状态中的各种动作。它是控制器的一个重要组成部分。在 MIPS 指令集中, 根据操作码 OP 和功能码 FUNC 来区别指令。根据表 3-3 列出的 20 条指令编码的逻辑表达式如下,其中, OP50为操作码 OP,FUNC50为功能码 FUNC,电路符号如图 9-4 所示。 域编号 3126 2521 2016 1511 1006 0500 R 形式 Op Rs Rt Rd Sa Func Add 000000 Rs Rt Rd 00000 100000 Sub 000000 R

    5、s Rt Rd 00000 100010 And 000000 Rs Rt Rd 00000 100100 Or 000000 Rs Rt Rd 00000 100101 Xor 000000 Rs Rt Rd 00000 100110 Sll 000000 00000 Rt Rd Sa 000000 Srl 000000 00000 Rt Rd Sa 000010 Sra 000000 00000 Rt Rd Sa 000011 Jr 000000 Rs 00000 00000 00000 001000 I 形式 Op Rs Rt Immediate(立即数) Addi 001000 Rs

    6、Rt Immediate Andi 001100 Rs Rt immediate Ori 001101 Rs Rt immediate Xori 001110 Rs Rt immediate Lw 100011 Rs Rt Offset Sw 101011 Rs Rt Offset Beq 000100 Rs Rt Offset Bne 000101 Rs rt Offset Lui 001111 000000 Rt Immediate J 形式 Op address J 000010 target jal 000011 target 3 VCC OP50 INPUT VCC FUNC50 INPUT SLL OUTPUT SRL OUTPUT SRA OUTPUT


    注意事项

    本文(计算机组成与系统结构课程设计--单周期32位CPU的设计)为本站会员(毕***)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583