1、 组成原理与系统结构组成原理与系统结构课程设计报告课程设计报告 课题 名课题 名扩 展扩 展82538253定 时 计 数器定 时 计 数器 班班 名名 姓姓 名名 学学 号号 指导教师指导教师 日 期 2012.12.17 2.12.17 2011.12.19 2011.12.19 指导老师意见： 评定成绩： 签名： 日期： 年 月 日 目录 一一 实验目的3 二二 实验任务3 三三 实验内容3 1 182538253 的引脚的引脚33 2. 82532. 8253 的工作方式和输出波形的工作方式和输出波形.5.5 3 382538253 芯片引脚特性及外部连接芯片引脚特性及外部连接.6.6
2、 4 4指令说明指令说明77 5.5.实验步骤实验步骤88 6.6.程序程序1212 四系统调试结果四系统调试结果13 13 1.1. 程 序 运 行 图程 序 运 行 图 .13 .13 2.2.程序运行波形图程序运行波形图 .19.19 五实验结果分析五实验结果分析 20 20 六设计总结六设计总结2121 七附录与参考资料七附录与参考资料2222 八心得体会八心得体会2222 九本次试验连接线路图九本次试验连接线路图2323 一、实验目的一、实验目的 1、融会贯通教材各章的内容，通过知识的综合运用，加深对计算机系统各模 块的工作原理及相互联系的认识，以及对计算机工作中“时间-空间”概念的
3、理 解，从而清晰地建立计算机的整机概念。 2、在构成一台完整的模型机的基础上，控制真实的外围接口芯片，进行基本 的接口实验。 3、本实验外扩一块 8253 接口实验板，完成定时计数器实验。 4、熟悉 8253 定时器/计数器的功能及接口方法。 二、实验任务二、实验任务 1分析本实验主板上 8253 的硬件电路原理。 2熟悉 8253 的工作原理后，运行出 8253 的初始化程序。 三、实验内容三、实验内容 1、8253 的引脚 8253 有 3 个独立的 16 位减计器通道，每一个通道有三条引线： CLK、GATE 和 OUT。 CLK: 输入时钟， 8253 规定，加在 CLK 引脚的输入时
4、钟周期 不能小于 380ns。 GATE：门控信号输入引脚。这是控制计数器工作的一个外部 信号。当 GATE 引脚为低时，通常都是禁止计数器工作的；只有 GATE 为高时，才允许计数器工作。 OUT：输出引脚。当计数到“0”时，OUT 引脚上必然有输出， 输出信号波形取决于工作方式。 8253 内部端口的选择及每个通道的读/写操作的选择如下表所示： R DW RA1A0寄 存 器 选 择 和 操 作 1000写 入 计 数 器0 1001写 入 计 数 器1 1010写 入 计 数 器2 1011写 入 控 制 寄 存 器 0100读 计 数 器0 0101读 计 数 器1 0110读 计 数
5、 器2 0111无 操 作 （ 3 态 ） 8253 的端口的控制子： D7D6D5D4D3D2D1D0 00 选 择 计 数 器 0 01 选 择 计 数 器 1 10 选 择 计 数 器 2 11 非 法 选 择 00 计 数 器 锁 存 命 令 01 只 读 /写 最 高 有 效 字 节 （ 高 8位 ） 10 只 读 /写 最 低 有 效 字 节 （ 低 8位 ） 11 先 写 最 低 有 效 字 节 再 写 最 高 有 效 字 节 000 方 式 0 001 方 式 1 x10 方 式 2 x11 方 式 3 100 方 式 4 101 方 式 5 0 二 进 制 1 BCD 实验电路组成原理框图： OUT0 GATE0 CLK0 OUT1 GATE1 CLK1 OUT2 GATE2 CLK2 CS RD WR A0 A1 11 10 9 13 14 15 16 17 18 2M H Z fx 21 22 23 20 19 D SD CD CLK Q Q Vcc D0D7 1Y5 RD WR A0 A1 Vcc PC3 AO2 FX 自 激 振 荡 (自 D/A输 出 ) （ 外 部 输 入 TTL） （ 实 验 主 板 振 荡 电 路
