1、 1 数字电子技术课程设计数字电子技术课程设计 题题 目目 数字式竞赛抢答器 院院 系系 信息工程学院 班班 级级 学学 号号 学生姓名学生姓名 指导教师指导教师 完成时间完成时间 2014 年 11 月 26 日 2 目录目录 一设计目的 二设计指标：设计指标： 三总体框图设计： 四功能模块设计： 五实验仪器、工具 六元件清单 七总结 3 一设计目的： 通过多路数字数字抢答器的设计实验，要求学生回顾所学 数字电子技术的基础理论和基础实验，掌握组合电路，时序电路，编程器件和任意集 成电路的综合使用和设计方法，熟悉掌握优先编码器，触发器，计数器，单脉冲触发 器，555 路，译码，编码/驱动电路的
2、应用方法，熟悉掌握时序电路的设计方法。达到 数字实验课程大纲要求掌握的基本内容。 二二. . 设计指标：设计指标： （1）设计一个可容纳 7 组参赛的数字式抢答器，每组设一个按钮，供抢答使用。 （2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。 （3）设置一个主持人“复位”按钮。 （4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显 示抢答组的编号，同时扬声器发出 23 秒的音响。 （5）设置一个计分电路，每组开始预制 100 分，由主持人计分，答对一次加 10 分，答错一次减 10 分。 4 三总体框图设计： 整体电路分为：主电路与计分电路。 主电路
3、：该部分由抢答与控制开关电路，优先编码电路，锁存器，译 码器电路，显示电路控制电路，报警电路组成。 扩展电路：预制控制电路，计分电路，译码电路与显示电路组成。 优先编码电路选用的芯片为 74ls148 74ls148 的引脚图与真值表： 5 锁存电路选用的芯片是 74ls279，引脚图与真值表： 译码器电路选用的芯片为 74ls48，引脚图和真值表： 报警电路选用 NE555，引脚图和真值表： 6 扩展电路的计分电路选用芯片 74ls192，引脚图和真值表： 7 四：功能模块设计： 1.抢答部分与报警部分电路原理图 原理描述： 8 芯片 74ls148，74ls279，74ls48 与七段共阴
4、数码管构成抢答显示电 路，选手通过按轻触开关抢答，74ls148 的输入端 D1，D2，D3，D4， D5，D6，D7（D0 接高电平是因为输出的数字为 1-7）采集开关一端 的电平状态，低电平有效，D7 优先级最高，并且分别编码，输出给 74ls279 的三个独立锁存器的 s 端，将判断输入有无的输出信号 GS 的状态输出给 74ls279 的第四个锁存器(将其称为控制锁存器)的 s 端，其 R 端接主持人复位开关的一端，Q 端接另外三个锁存器的 R 端 用来控制锁存与清零，Q 端还与 74ls48 的灭零输入端 BI/RBO 相连， 用来控制数码管的显示（当主持人按复位键时数码管不显示）。
5、抢答 经过编码，锁存，分别进行了一次反码操作所以最后输入到 74ls48 的数据能正确显示抢答的编号。 端口状态分析： 时刻 端口 主 持 人 复 位 开 关 未 按下 主持人复 位开关按 下 主 持 人 开 关断开 抢 答 开 关 按下 抢 答 开 关 断开 控制锁 存器的 R 端 H L H H 控制锁 存器的 H H H L H 9 端 （GS 端） 控制锁 存器 Q 端（其 余锁存 器 端） H 保持 L L (保持) H H 其余锁 存器 Q 端 保持 L L (保持) 与 编 码 输 出相对应， 输 出 为 编 码 输 出 的 反码 保持 其余锁 存器 端 全为 H 全为 H 全为
6、 H 不全为 H， 与 编 码 输 出相对应 全为 H 74ls14 8 的使 能端 H L 芯片工作 L 芯片工作 H 芯 片 不 工 H 芯 片 不 工 10 EI 作 作 74ls48 的 BI/RBO H 保持 L 数码管不 工作 L 数 码 管 不 工作 H 数 码 管 工 作 H 数 码 管 工 作 报警部分由两块 NE555 构成， 一块 NE555 构成单稳态触发电路用作定 时器， 一块 NE555 构成多谐振荡电路此处用于输出占空比一定的脉冲 驱动蜂鸣器发声。当复位时，74ls00 输出出现一个负脉冲后变为高 电平，单稳态触发电路中 5V 电源对 C2 进行充电后放点，充电常数便 是定时的时长 T=1.1R16*C2，此时单稳态触发电路输出由仿真图中的 红线表示，控制了后面多谐振荡电路输出脉冲的有效时间。 A1 构成多谐振荡器，振荡频率为： f0=1/(R18+R19)*C3*ln2=1.43/(R18+R19)*C3 11 2：计分电路部分原理图： 12 原理分析： 74ls192 为
