1、 可编程逻辑器件及其应用课程设计可编程逻辑器件及其应用课程设计 数字频率计设计 总结报告总结报告 班级： 自动 1101 学号 姓名 目录目录 1 技术指标要求技术指标要求 2 总体方案设计总体方案设计（说明：方框图、组成、各部分作用、连接关系、工 作原理 ） 3 可编程器件逻辑功能设计可编程器件逻辑功能设计 （1）可编程器件简介 （2）顶层设计（顶层方框图、组成、各部分作用、连接关系、工作 原理、顶层原理图、仿真结果图、器件选择、管脚锁定、下载测试 ） 4 硬件制作及调试情况硬件制作及调试情况 5 设计设计结果情况结果情况 6 心得体会心得体会 器件清单器件清单 参考文献参考文献 1 技术指
2、标要求技术指标要求 1.设计 1 个 6 位数字频率计系统，频率范围：1999999Hz，分辨率：1Hz； 2.输入测试信号为正负对称的幅度为 1V5V 之间可调的正弦波、脉冲波、三角 波； 3.用动态扫描技术实现 6 位数字显示。 2 2 总体方案设计总体方案设计 根据要求，设计出总体方案，画出系统总体框图，见图所示。 图 10.1 频率计系统总体框图 各部分的组成及作用如下： （1） CPLD 器件：接收被测频率信号、1Hz 标准信号和动态扫描信号，发出频率 数字信号； （2） 转换电路： 将正负对称的幅度为 1V5V 之间可调的正弦波、脉冲波、三 角波转换为同频率的 TTL 脉冲波形；
3、（3） 反相驱动电路：加大由转换电路输出的 TTL 脉冲波形的驱动能力； （4） 动态扫描显示电路：用数码管显示输出的频率值； （5） 标准脉冲电路：产生 1Hz 的标准脉冲信号和 2048Hz 的动态扫描信号； （6） NE555 Hz 电路和单位显示亮熄电路：使“Hz”单位一亮一熄； （7） 直流稳压电源：给各部分电路提供电源。 3 可编程器件逻辑可编程器件逻辑功能设计功能设计 （1）可编程器件简介 EPM7128 是可编程的大规模逻辑器件， 为 ALTERA 公司的 MAX7000 系列 产品，具有高阻抗、电可擦等特点，可用门单元为 2500 个，管脚间最大延迟为 5ns，工作电压为+5
4、V。 （2）顶层设计（顶层方框图、组成、各部分作用、连接关系、工作原理、顶层 原理图、仿真结果图、器件选择、管脚锁定、下载测试 ） 顶层原理图顶层原理图 其中：TESTCTL 模块为测频控制器、CNT10 模块为 10 进制加法计数器、 REG4B 为锁存器、动态扫描软件模块包括：BCD6 模块（6 进制加法计数器） 、 MUX461 模块（数据选择器） 、74138 模块（3-8 译码）和 DECL7S 模块（七段 译码） 。 本方案用动态扫描显示结果.也可直接将结果静态显示出来(为每一位 计数器输出配译码和显示)。 A 测频模块 LIBRARY IEEE; USE IEEE.STD_LOG
5、IC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY TESTCTL IS PORT(CLKK:IN STD_LOGIC; CNT,RST,LOAD:OUT STD_LOGIC); END TESTCTL; ARCHITECTURE ONE OF TESTCTL IS SIGNAL DIV2CLK: STD_LOGIC; BEGIN PROCESS(CLKK) BEGIN IF CLKKEVENT AND CLKK=1 THEN DIV2CLK=NOT DIV2CLK;END IF;END PROCESS; PROCESS(CLKK,DIV2
6、CLK) BEGIN IF CLKK=0 AND DIV2CLK=0 THEN RST=1;ELSE RST=0; END IF; END PROCESS; LOAD=NOT DIV2CLK; CNT=DIV2CLK; END ONE; 仿真图 B 计数模块 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY CNT10 IS PORT(CLK,CLR,ENA:IN STD_LOGIC; CQ:OUT INTEGER RANGE 0 TO 10; CNT:OUT STD_LOGIC); END ENTITY CNT10; ARCHITECTURE BEHAV OF CNT10 IS SIGNAL CQI:INTEGER RANGE 0 TO 10; BEGIN PROCESS(CLK,CLR,ENA) BEGIN IF CLR=1THEN CQI=0; ELSIF CLKEVENT AND CLK=1 THEN IF ENA=1THEN IF
