1、 数字电路与逻辑设计实验报告数字电路与逻辑设计实验报告 姓 名： 学 号： 学 院： 信息工程学院 班 级： 实验名称： 数字钟设计 一、实验目的一、实验目的 1、熟悉数字系统的分析和设计方法； 2、熟悉根据任务的要求合理选择集成器件的方法； 3、学习和掌握数字钟的工作原理及设计方法，并且通过对数字钟的制作 进一步了解各种中、小规模集成电路的功能及使用方法； 4、学习使用 protel软件进行电子电路的原理图设计、印制电路板设计； 5、初步掌握 PCB 板的制作流程及其工艺； 6、掌握数字系统的调试方法； 7、提高检查故障和排除故障的能力。 二、二、实验任务实验任务 利用中、小规模集成电路设计
2、并制作一个数字显示时、分、秒的时钟，应具 备如下功能： 1、能进行正常的时、分、秒计时功能，以数字形式显示时、分、秒的时间； 2、时应以 24 小时计时周期，计数序列为 0023； 3、计时出现误差时能校正，可以分别对时和分进行校正。 三、三、实验器材实验器材 计算机、 protel软件、 555 定时器一个、 6 个 74LS161、 3 个 74LS90、 个 74LS48、 6 个数码管、若干个 74LS00 和 74LS04、电源、开关。 四、实验原理四、实验原理 1、电路的总体原理框图 2、数字钟的构成 数字钟是一个将“ 时” ， “分” ， “秒”显示于人的视觉器官的计时装置。它
3、的计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能。因 此，一个基本的数字钟电路主要由译码显示器、 “时” ， “分” ， “秒”计数器、校 时电路、振荡电路组成。数字钟实际上是一个对标准频率（1HZ）进行计数的计 数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在 电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使 振荡电路构成数字钟。 555 振荡电路 555 定时器振荡电路给数字钟提供一个频率稳定准确的 1Kz 的方波信号， 可保证数字钟的走时准确及稳定。 不管是指针式的电子钟还是数字显示的电子钟 都使用了
4、555 振荡电路。 分频器电路 分频器电路用 74LS90 芯片将 1kz 的高频方波信号经 3 次分频后得到 1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 时间计数器电路 时间计数电路由秒个位和秒十位计数器、 分个位和分十位计数器及时个位和 时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为 60 进制计数器，而根据设计要求，时个位和时十位计数器为 12 进制计数器。 译码驱动电路 译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑状态， 并 且为保证数码管正常工作提供足够的工作电流。 数码管 数码管通常有发光二极管（LED）数码管和
5、液晶（LCD）数码管，本设计提供 的为 LED 数码管。 3、数字钟工作原理 数字电子钟的原理方框图如上图，该电路系统由秒信号发生器、 “时、分、 秒”计数器、译码器及数码显示管、校时电路、整点报时电路等组成。秒信号发 生器是整个系统的时基信号，它直接决定计时系统的精度，本实验用 555 定时器 来实现。将标准秒信号送入“秒计数器” ， “秒计数器”采用六十进制计数器，每 累计 60 秒发出一个“分脉冲”信号，该信号作为“分计数器”的时钟脉冲。 “分 计数器”采用六十进制计数器，每累计 60 分钟发出一个“时脉冲”信号，该信 号作为“时计数器”的时钟脉冲。译码显示电路将“时” 、 “分” 、
6、“秒”计数器的 输出状态经七段显示译码器译码，通过 LED 七段共阴极数码显示管显示出来。整 点报时电路是根据计时系统的输出状态产生脉冲信号， 然后去触发一音频发生器 实现报时。校时电路是用来对“时” 、 “分” 、 “秒”显示数字进行校对调整的。 五、实验设计方案五、实验设计方案 1、六十进制计数器电路 由两片 74160 构成的六十进制计数器如下图所示。 首先将两片 74160 构成一 百进制计数器，然后采用整体置数法接成六十进制计数器。电路的 59 状态译码 产生 LD=0 信号，同时加到两片 74LS161 上，在下一个计数脉冲（第 60 个计 数脉冲）到达时将 0000 同时输入两片 74LS161 中，从而得到六十进制计数器。 进位输出可有门电路 G 的输出直接得到。 2、二十四进制计数器电路 由两片 74LS161 构成的二十四进制计数器如下图所示。首先将两片 74160 构成一百进制计数器，然后采用整体置数法接成二十四进制计数器。电路的 23 状态译码产生=0 信号，同时加到两片 7
