1、 课程设计名称：课程设计名称： 电子技术课程设计电子技术课程设计 题题 目：目： 数字电子钟逻辑电路设计数字电子钟逻辑电路设计 学 期：2012-2013 学年第 2 学期 专 业：电气工程及其自动化 班 级： 姓 名： 学 号： 课程设计任务书课程设计任务书 一、一、设计题目设计题目 数字电子钟逻辑电路设计 二、设计任务二、设计任务 用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下： 1. 由晶振电路产生 1Hz标准秒信号。 2. 秒、分为 0059 六十进制计数器。 3. 时为 0023 二十四进制计数器。 4. 周显示从 1日为七进制计数器。 5. 可手动校时：能分
2、别进行秒、分、时、日的校时。 6. 有整点报时功能。 三、设计计划三、设计计划 电子技术课程设计共 1 周。 第 1 天：查找相关资料； 第 2 天：确定总体方案； 第 3 天：器件选择； 第 4 天：设计硬件电路； 第 5 天：整理报告。 四、设计四、设计要求要求 1确定原理方框图。 2画出整个系统电路原理图。 3对所设计的电路进行分析。 4心得体会。 指 导 教 师： 时 间： 2013 年 6 月 27 日 摘要 通过计数器可组成不同进制的计数器，然后经过译码器译码器驱动即可显示出所需要 的结果。本设计就是运用所学集成电路的工作原理和使用方法，在单元电路的基础上进行 小型数字系统设计的一
3、个数字电子时钟， 可完成0时00 分00秒23 时59分59秒和周0 周 7 的计时功能。利用晶体振荡器产生秒脉冲，接着利用 74HC161 进行进制计算，再经过 74LS48 译码器显示输出，并可使用 K1、K2、K3、K4 实现调整时间的功能，而且还有整点 报时功能，最后形成一个功能完善的数字电子钟。 关键词：计数器；译码器；数字电子钟；晶体振荡器；74HC161；74LS48 目录 综述 1 1 系统原理 2 2 方案设计与分析 3 2.1 时间脉冲产生电路 . 3 2.2 分频器电路 . 4 2.3 时间计数器电路 5 2.4 译码驱动及显示单元电路 . 7 2.5 校时电路 7 2.
4、6 报时电路 8 3 仿真结果极其分析 . 8 3.1 仿真 . 9 3.2 结果分析 9 4 数字电子钟总电路图 .10 课程设计体会 11 参考文献 .12 - 1 - 综述 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更 高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目 前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于 自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、 定时电路、放大执行电路、电
5、源电路组成。为了简化电路结构，数字钟电路与定时电路之 间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间 容易、制造成本低等优点。 从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。 数字电子钟逻辑电路设计 - 2 - 1 1 系统原理系统原理 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间 不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图 1 所示为数字 钟的一般构成框图1。 图 1 系统原理框图 晶体振荡器电
6、路：晶体振荡器电路给数字钟提供一个频率稳定准确的 32768Hz的方 波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟 都使用了晶体振荡器电路。 分频器电路：分频器电路将 32768Hz的高频方波信号经 15 次分频后得到 1Hz的方 波信号供秒计数器进行计数。分频器实际上也就是计数器。 时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器 及时个位和时十位计数器，还有日个位计数器电路构成。其中秒个位和秒十位计数器、分 个位和分十位计数器为 60 进制计数器，而根据设计要求，时个位和时十位计数器为 24 进 制计数器，日个位计数器为 7 进制计数器。 译码驱动电路：译码驱动电路将计数器输出的 8421BCD 码转换为数码管需要的逻辑 状态，并且为保证数码管正常工作提供足够的工作电流。 整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点时,数字钟 - 3 - 会自动报
