1、目录 数字电子设计部分 1 1 课程设计的目的与作用. 1 2 课程设计的任务 1 3 电路设计方案. 1 3.1 六进制同步减法器设计电路的理论分析. 1 1.2 串行序列发生电路设计 5 1.3 二十四进制计数器电路设计 9 4 设计总结和体会. 11 5 参考文献. 12 1 数字电子设计部分数字电子设计部分 1 课程设计的目的与作课程设计的目的与作用用 随着科技的进步和社会的发展，数字电路在各种电器中的应用越来越广泛。 0、1 代码的简易变换能够实现复杂的逻辑功能使得数字电路的实现效率很高。 课程设计的目的是通过实际设计并搭建一些简易但典型的数字电路来加深对各 逻辑器件逻辑功能的理解。
2、 课程设计能够使我们更进一步理解课堂上所学的理论 知识，同时又能锻炼我们的动手能力和分析问题解决问题的能力。 2 课程设计的任务课程设计的任务 1、六进制同步减法计数器（无效态：010，011） 2、串行序列检测器（检测序列：101110） 3、二十四进制计数器 3 电路设计方案电路设计方案 3.1 六进制同步六进制同步减减法器设计电路的理论分析法器设计电路的理论分析 设计的总体框图 cp 三位二进制同步减法计数器 图 1 1.原始状态图的建立： 所给无效状态为 010,011，对其余有效状态进行逻辑抽象可以得到减法器设 计电路的原始状态图如图 2 所示： 2 /1 /0 /0 /0 /0 0
3、00 111 110 101 100 001 /0 /Y 排列：Q2 nQ 1 nQ 0 n 图 2 减法器的状态图 2.时钟方程、输出方程和状态方程： 由于 JK 触发器功能齐全、使用灵活，本设计选用 3 个 CP 下降沿触发的 边沿触发器。采用同步方案，故取 CP0= CP1= CP2= CP (CP 是整个设计 的时序电路的输入时钟脉冲)。题中所给无效状态是 010、011，其所对应的 最小项 n Q 2 n Q1 n Q 0 和 nnn QQQ 012 为约束项。由图 2 所示状态图所规定的输出与 现态之间的逻辑关系，可以直接画出输出信号 Y 的卡诺图，如图 3 所示： Q1 nQ 0
4、 n Q 2 n 00 01 11 10 0 1 图 3 输出 Y 的卡诺图 由以上卡诺图可得输出状态方程为：Y= nn QQ 02 。 由图 2 可得到电路次态 Q2 n+1Q 1 n+1Q 0 n+1的卡诺图如图 4 所示。 再分解开便可得到 如图 5 所示各触发器的次态卡诺图。 1 0 0 0 0 3 Q1 nQ 0 n Q 2 n 00 01 11 10 0 1 图 4 电路次态 Q2 n+1Q 1 n+1Q 0 n+1的卡诺图 Q1 nQ 0 n Q 2 n 00 01 11 10 0 1 (a) Q2 n+1的卡诺图 Q1 nQ 0 n Q 2 n 00 01 11 10 0 1
5、(b) Q1 n+1的卡诺图 111 000 001 100 110 101 1 0 0 1 1 1 1 0 0 0 1 0 4 Q1 nQ 0 n Q 2 n 00 01 11 10 0 1 (c) Q0 n+1的卡诺图 图 5 各触发器次态的卡诺图 显然，由图 5 所示各卡诺图便可很容易地得到各状态方程为： Q2 n+1= nnnnn QQQQQ 10202 Q1 n+1= nnnn QQQQ 0102 Q0 n+1=n Q 0 由触发器的特性方程：Q n+1 n QK n Q，变换状态方程，使之与特性 方程的形式一致便可得 Q2 n+1=nnnnnn QQQQQQ 210210 Q1 n
6、+1 = nnnnnn QQQQQQ 120102 Q0 n+1=nn QQ 00 11 由以上各状态方程变换式比较触发器特性方程可得各个触发器的驱动方程 为： J0=K0=1; nn QQJ 021 , K1= nn QQ 20 ; 1 0 1 0 0 1 5 nn QQJ 102 K2= nn QQ 10 3.根据所选用的触发器和时钟方程、驱动方程，便可以画出如图 6 所示的逻辑电 路图。无效状态为 010、011，带入驱动方程进行计算，结果如下： /0 /0 011 010 111（有效状态） 所以设计电路能够跳出无效状态自行启动，符合设计要求。 图 6 设计电路的逻辑电路图 1.2 串行序列发生电路设计串行序列发
