1、简易数字钟的设计 1 单片机课程设计论文单片机课程设计论文 设计题目：简易数字钟单片机设计 简易数字钟的设计 2 一一. .前言前言 随着电子技术的迅猛发展和超大集成电路设计和制造工艺的进一步提高， 单 片机也有了迅速的发展，各种新颖的单片机产品层出不穷，令人目不暇接。当前 单片机技术已渗透到国防尖端、工业、农业、日常生活的各个领域，成为当今世 界现代化不可缺少的工具和强有力的武器。 单片机技术是当代理工科大学生必会 的技能之一。 近年来随着计算机在社会领域的渗透和大规模集成电路的发展， 单片机的应 用正在不断地走向深入，由于它具有功能强，体积小，功耗低，价格便宜，工作 可靠，使用方便等特点，
2、因此特别适合于与控制有关的系统，越来越广泛地应用 于自动控制， 智能化仪器， 仪表， 数据采集， 军工产品以及家用电器等各个领域， 单片机往往是作为一个核心部件来使用，在根据具体硬件结构，以及针对具体应 用对象特点的软件结合，以作完善。 单片机的学习和掌握是当前迫切的任务和要求，为此进行了本次设计，本次 设计旨在提高对单片机的内部硬件电路的理解和软件编程能力的提高， 真正体验 一下产品的研发和制造的各部分流程， 在一定程度上加强了对工程设计的理解和 实际操作。 简易数字钟是对单片机的一次综合的应用， 对单片机中至关重要的中断概念 的理解有着十分重要的意义， 简易数字钟不仅需要时间的准确跟需要有
3、廉价的电 路组成即将部分硬件用软件编程的方法加以代替，降低成本以提高市场的竞争 力，这是对单片机设计的最高要求。 本次设计就是针对以上问题的一种解决策略， 希望通过后面的设计对读者有 所启发和鼓励，单片机其实很简单，天下无难事，勇者必胜之。 二二. .各部分模块介绍各部分模块介绍 4.1 单片机 AT89C51 芯片分析 AT89C51 单片机引脚图如下： 简易数字钟的设计 3 图 4.1 AT89C51 引脚图 该单片机是标准的 40 引脚双列直插式集成电路芯片， 其各个引脚功能如下： VCC：+5V 电源。 VSS: 接地。 RST：复位信号。当输入的复位信号延续两个周期以上的高电平时即为
4、有效， 用来完成单片机的初始化操作。 XTAL1 和 XTAL2：外接晶体引线端。当使用芯片内部时钟时，此二引线端用 于外接石英晶体和微调电容；当使用外部时钟时，用于接外部时钟脉冲信号。 PO 口：P0 口作为一个 8 位漏极开路双向 I/O 口，当作输出口使用时，必须 接上拉电阻才有高电平输出；当作输入口使用时，必须先向电路中的锁存器写入 “1” ，使 FET 截止，以避免锁存器为“0”时对引脚输入的干扰。本次设计采用 P0 口作为数码管段选输出使用。 P2 口：内部有上拉电阻的 8 位 I/O 口，本次设计中作为数码管位选输出使 用。 4.2 晶振电路模块 简易数字钟的设计 4 在AT89
5、C51芯片内部有一个高增益反相放大器， 其输入端为芯片引脚XTAL1， 输出端为引脚 XTAL2。而在芯片内部，XTAL1 和 XTAL2 之间跨接晶体振荡器和微 调电容，从而构成一个稳定的自激振荡器。时钟电路产生的振荡脉冲经过触发器 进行二分频之后，才成为单片机的时钟脉冲信号。 图 4.2 晶振电路 4.3 复位电路模块 单片机复位的条件是：必须使 RST/VPD 或 RST 引脚加上两个机器周期（即 24 个振荡周期）的高电平。例如,若时钟频率为 12MHz，每个机器周期为 1us， 则只需要 2us 以上时间的高电平， 在 RST 引脚出现高电平后的第二个机器周期执 行复位。单片机常见的
6、复位如图所示。电路为上电复位，它利用电容充电来实现 的。在接电瞬间，RESET 端的电位与 VCC 相同，随着充电电流的减少，RESET 的 电位逐渐下降。只要保证 RESET 为 高电平的时间大于两个机器周期，便能正常复位。该电路除具有上电复位功 能外，若要复 位，只需按图中的 RESET 键，此时电源 VCC 经电阻分压，在 RESET 端产生一 个复位高 电平。 简易数字钟的设计 5 图 4.3 复位电路 4.4 显示模块 考虑采用动态显示部分，用 P0 口作为数码管数据（段选） ，P2 口作为数码 管控制（位选） 。动态显示通常都是采用动态扫描的方法进行显示，即循环点亮 每一个数码管，这样虽然在任意时刻都只有一位数码管被点亮，但由于人眼存在 视觉暂留效应， 只要每位数码管间隔时间足够短， 就可以给人以通俗显示的感觉。 上面第一部分已提到，我们采用了 50ms 左右的时间间隔，并且是合理的。6 位 数 码 管 ， 实 验 室 的 硬 件 是 共 阴 极 的 ， 故 我 们 的 数 码 表 采 用 0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x
