欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    EDA技术课程设计--数码管显示数字钟设计

    • 资源ID:1398971       资源大小:7.26MB        全文页数:28页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    EDA技术课程设计--数码管显示数字钟设计

    1、 课程设计任务书课程设计任务书 设计题目1:数码管显示数字钟设计数码管显示数字钟设计 学生姓名 课程名称 EDA 技术课程设计 专业班级 地 点 起止时间 2017年6月19日 6月23日 设 计 内 容 硬件设计及样品制作 设 计 参 数 1、具有时、分、秒,计数显示功能,以 24 小时循环计时; 2、具有清零,调节小时、分钟功能; 3、具有整点报时功能,整点报时的同时 LED 花样显示。 设 计 进 度 1. 2017 年 6 月 19 日20 日 查阅资料,确定设计方案 2. 2017 年 6 月 21 日22 日 程序设计和硬件调试 3. 2017 年 6 月 23 日 撰写课程设计报

    2、告,答辩 设 计 成 果 1. 设计说明书一份(不少于 2000 字); 2. 样品一套。 参 考 资 料 1. 周润景等,基于 Quartus II 的 FPGA/CPLD 数字系统设计实例,电子工业 出版社,2010 2. 夏宇闻,Verilog 数字系统设计教程(第二版),北京航空航天大学出版 社,2014 说 明 1 本表应在每次实施前由指导教师填写一式2 份, 审批后所在系 (部) 和指导教师各留 1 份。 2多名学生共用一题的,在设计内容、参数、要求等方面应有所区别。3若填写内容较多 可另纸附后。 院(系)分管领导: 教研室主任: 指导教师: 2017年 6月 23日 EDA 技术

    3、课程设计报告 目目 录录 第 1 章 引言1 第 2 章 电路原理 2 第 3 章 程序设计 3 3.1 顶层模块设计 . 3 3.2 时钟分频模块设计 4 3.3 按键驱动模块设计 4 3.4 时钟计数模块设计 4 3.5 整点报时模块 . 5 3.6 LED灯花样显示模块 7 3.7 数码管显示模块设计 . 7 第 4 章 调试、测试分析及结果.10 4.1 调试 . 10 4.2 测试分析 10 4.3 结果 . 12 第 5 章 小结13 参考文献14 附录 电路图及程序 15 EDA 技术课程设计报告 1 第1章 引言 EDA 是电子设计自动化(Electronic Design A

    4、utomation)的缩写,在 20 世纪 60 年代中期从计算机辅助设计(CAD)、 计算机辅助制造(CAM)、 计算机辅助测试(CAT) 和计算机辅助工程(CAE)的概念发展而来的。 EDA技术就是以计算机为工具, 设计者在EDA软件平台上, 用硬件描述语言VHDL 或者 Verilog HDL 完成设计文件,然后由计算机自动地完成逻辑编译、化简、分割、 综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配编译、逻辑映射和 编程下载等工作。EDA 技术的出现,极大地提高了电路设计的效率和可操作性,减 轻了设计者的劳动强度。 Verilog HDL 是一种硬件描述语言,以文本形式来描述数

    5、字系统硬件的结构和 行为的语言,用它可以表示逻辑电路图、逻辑表达式,还可以表示数字逻辑系统所 完成的逻辑功能。 此次课程设计我们运用 Quartus这个软件,使用Verilog HDL语言进行编程。 数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有 更高的准确性和直观性,具有更长的使用寿命,已得到广泛的使用。数字钟的设计 方法有许多种,例如可用中小规模集成电路组成电子钟,也可以利用专用的电子钟 芯片配以显示电路及其所需要的外围电路组成电子钟,还可以利用单片机来实现电 子钟等等。这些方法都各有其特点,其中利用单片机实现的电子钟具有编程灵活, 以便于功能的扩展。 本次课程设计要

    6、求利用 EDA 技术,设计一个数码管显示数字钟的样品,数字钟 要求具备以下功能: 1、具有时、分、秒,计数显示功能,以 24 小时循环计时; 2、具有清零,调节小时、分钟功能; 3、具有整点报时功能,整点报时的同时 LED 花样显示。 EDA 技术课程设计报告 2 第2章 电路原理 数码管显示数字钟设计,运用到 8 位数码管,要求其中 6 位数码管动态显示, 分别显示时、分、秒的计数,同时对时间进行设置,数字钟的总体功能按照要求可 以分为基本的数字时钟显示(具有时、分、秒,计数显示功能,以 24 小时循环计 时)、手动校准(具有清零,调节小时、分钟功能)、整点报时、LED 灯花样显示 四大部分。其总体功能设计框图如图 2.1 所示: 数码管显示数字钟 数字时钟显示 手动校准 整点报时 LED 灯花样显示 图 2.1 数字钟总体功能设计框图 EDA 技术课程设计报告 3 第3章 程序设计 其中,“时钟分频模块”用于对芯片晶振提供的时钟信号进行分频,然后给其 他模块分配需要的时钟频率。按键输入的信号经过按键去抖后传送给“时钟计数模 块”。正


    注意事项

    本文(EDA技术课程设计--数码管显示数字钟设计)为本站会员(毕****文)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583