1、 课程设计课程设计 名称 基于 FPGA的数字钟设计 姓名 专业班级 通信工程（1）班 学院 信息与机电工程学院 完成日期完成日期 2017 年年 6 月月 目录目录 摘 要 1 一、绪论 . 2 1.1 前言 . 2 1.2 FPGA 概述 2 1.2.11.2.1 FPGAFPGA 简介简介 2 1.2.21.2.2 用用 FPGAFPGA 设计数字钟的优点设计数字钟的优点 .3 1.3 硬件描述语言 VHDL . 3 1.4 Quartus软件. 3 二、数字钟总体设计方案 . 4 2.1 总体结构 . 4 2.2 设计思路 4 三、数字钟各功能模块介绍 5 3.1 分频模块 6 3.1
2、.13.1.1 引脚说明及功能介绍引脚说明及功能介绍 6 3.1.23.1.2 核心源代码及解释核心源代码及解释6 3.2 控制模块 7 3.2.13.2.1 引脚说明及功能介绍引脚说明及功能介绍 7 3.2.23.2.2 部分源代码及解释部分源代码及解释7 3.3 时、分、秒模块 . 8 3.3.1 3.3.1 引脚说明及功能介绍引脚说明及功能介绍 .8 3.3.23.3.2 部分源代码及解释部分源代码及解释8 3.4 设置时间模块. 9 3.4.1 3.4.1 引脚说明及功能介绍引脚说明及功能介绍 .9 3.4.23.4.2 部分源代码及解释部分源代码及解释9 3.5 设置闹钟模块. 10
3、 3.5.1 3.5.1 引脚说明及功能介绍引脚说明及功能介绍 .10 3.5.23.5.2 部分源代码及解释部分源代码及解释11 3.6 比较闹钟模块. 12 3.6.1 3.6.1 引脚说明及功能介绍引脚说明及功能介绍 .12 3.6.23.6.2 部分源代码及解释部分源代码及解释12 3.7 选择模块 . 13 3.7.1 3.7.1 引脚说明及功能介绍引脚说明及功能介绍 .13 3.7.23.7.2 部分源代码及解释部分源代码及解释13 3.8 译码模块 . 14 3.8.1 3.8.1 引脚说明及功能介绍引脚说明及功能介绍 .14 3.8.23.8.2 部分源代码及解释部分源代码及解
4、释14 四、设计结果图示 19 五、结论 . 21 5.1 遇到的问题和改进 21 5.2 工作分配比例 . 21 六、附录 . 21 1 摘摘 要要 VHDL 是一种用形式化方法来描述数字化电路和设计数字逻辑系统的语言，设计 者可以利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿 真，再自动综合到门级电路，最后用 PLD 实现其功能。与传统设计方法相比，VHDL 描述电路行为的算法设计层次较高、 用于较复杂的计算时， 能尽早发现存在的问题， 缩短设计周期，可独立实现，修改方便，系统硬件描述能力强，语言标准、规范、 移植性强，是多层次的硬件描述语言具有很好的实用。 本文是基于
5、 VHDL 语言的简易电子数字钟的设计。 设计主要是由数码管结合按键 来显示相应的时间，可以对时、分进行单独校时，使其显示标准时间，并且具有设 置闹钟以及整点半点报时的功能。总的程序由几个各具不同功能的单元模块组，其 中包括分频模块、时分秒计数和设置模块、比较器模块、译码显示等模块。 关键关键词词：数字钟、VHDL、状态机 2 一、绪论 1.1 1.1 前前言言 随着生产和科学技术发展的需要，现在电子技术的应用已经渗透到了人类生活 和生产的各个方面，有力地推动了社会生产力的发展和社会信息化程度的提高，同 时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 在这个生活节奏飞快的社会
6、，时间概念对人们来说尤为重要。在我们现代的生 活中，早已离不开钟表的身影。原始的机械钟只能实现走时报时的功能早已不能满 足人们的需求。数字钟是一种数字电路实现时、分、秒计时的装置，通过计时精度 很高的石英晶振，采用相应进制的计数器，转化为二进制数，通过译码和显示电路 准确的将时间“时”“分”“秒”用数字的方式显示出来。与传统的机械时钟相比 具有更高的准确性与直观性，且无机械装置，具有更高的使用寿命。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先 的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、 定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等， 所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非 常现实的意义。 1.2 FPGA 概述 1.2.1 FPGA 简介 FPGA 是英文 FieldProgrammable Gate Array 的缩写，即现场可编程门阵列， 是由存放在片内 RAM 中的程序来设置其工作状态的， 因此， 工作时需要对片内的
