欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    EDA课程设计---数字频率计

    • 资源ID:1397889       资源大小:211.50KB        全文页数:12页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    EDA课程设计---数字频率计

    1、 EDAEDA 课程设计报告课程设计报告 题 目: 数字频率计 姓 名: 院 系: 电气学院 专 业: 电子信息工程 指导教师: 完成时间: 2012 年 6 月 5 日 目目 录录 1 1 课程设计题目、内容与要求课程设计题目、内容与要求 1.1 1.1 设计内容设计内容 1.2 1.2 具体要求具体要求 2 2 系统设计系统设计 2.1 2.1 设计思路设计思路 2.2 2.2 系统原理与设计说明系统原理与设计说明 3 3 系统实现系统实现 4 4 系统仿真系统仿真 5 5 硬件验证(操作)说明硬件验证(操作)说明 6 6 总结总结 7 7 参考书目参考书目 1 1 课程设计题目、内容与要

    2、求课程设计题目、内容与要求 1.11.1 课程设计的题目:课程设计的题目:数字频率计设计 1.21.2 课程设计内容:课程设计内容: (1)设计一个能测量方波信号的频率计; (2)测量范围是 0-999999Hz; (3)结果用十进制数显示。 2 2 系统设计系统设计 2.12.1 设计思路:设计思路: 2.1.1 数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的 基本功能是测量方波信号及其他各种单位时间内变化的物理量。 本数字频率计采 用自顶向下的设计思想,通过闸门提供的 1s 闸门时间对被测信号进行计数及测 出的被测信号的频率,测出的频率再通过译码器译码后输出给显示器显示。

    3、 根据 系统设计的要求,数字频率计的电路原理框图如下: 待测输入信号 4MHZ 时钟 4MHZ 时钟 图 1 数字频率计电路原理框图 2.2 2.2 系统原理与设计说明系统原理与设计说明 系统各个模块的功能如下:系统各个模块的功能如下: 2 22 21 1 标准时钟发生电路模块标准时钟发生电路模块 借用实验板上标准时钟发生电路,为计数闸门控制电路提供一个标准 8Hz 信号。 2 22 22 2 计数器闸门控制电路模块计数器闸门控制电路模块 计数器闸门控制电路就是产生三个控制信号,即计数器复位信号、4 位十进制计 数器允许计数信号、锁存信号。 2.2.32.2.3 锁存电路模块锁存电路模块 锁存

    4、电路就是为了让 LED 数码管在信号来临之前保持计数值不变。 4 位十进制计数器 锁存电路 译码电路 计数器闸 门控制电路 片选电路 数据选择电路 LED 数 码显示 2.2.42.2.4 计数器复位电路模块计数器复位电路模块 计数器复位电路是让频率计恢复到计数初始态。 2.2.5 LED2.2.5 LED 数码管驱动电路模块数码管驱动电路模块 LED 数码管驱动电路就是为 LED 数码管提供驱动电压。 3 3 系统实现系统实现 此部分先讲各个模块再讲模块联调的实现。 3.13.1 各部分模块的源程序各部分模块的源程序 模块模块 FEN FEN 见图见图 1.1 1.1 ,通过对,通过对 4M

    5、Hz 4MHz 时钟时钟 进行分频以获得进行分频以获得 0.5 Hz 0.5 Hz 时钟,为核心模块时钟,为核心模块 CORNA CORNA 提供提供 1 1 的闸门时间。的闸门时间。 library ieee; use ieee.std_logic_1164.all; entity fen is port(clk:in std_logic; q:out std_logic); end fen; architecture fen_arc of fen is begin process(clk) variable cnt: integer range 0 to 3999999; variable


    注意事项

    本文(EDA课程设计---数字频率计)为本站会员(毕****文)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583