欢迎来到毕设资料网! | 帮助中心 毕设资料交流与分享平台
毕设资料网
全部分类
  • 毕业设计>
  • 毕业论文>
  • 外文翻译>
  • 课程设计>
  • 实习报告>
  • 相关资料>
  • ImageVerifierCode 换一换
    首页 毕设资料网 > 资源分类 > DOC文档下载
    分享到微信 分享到微博 分享到QQ空间

    EDA课程设计--带有整点报时的数字钟设计与制作

    • 资源ID:1396168       资源大小:83KB        全文页数:17页
    • 资源格式: DOC        下载积分:100金币
    快捷下载 游客一键下载
    账号登录下载
    三方登录下载: QQ登录
    下载资源需要100金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。

    EDA课程设计--带有整点报时的数字钟设计与制作

    1、 1 电子学课程设计报告电子学课程设计报告 带有整点报时的数字钟设计与制作带有整点报时的数字钟设计与制作 2 目 录目 录 一、课程设计的性质、目的和任务一、课程设计的性质、目的和任务3 3 二、课程设计基本要求二、课程设计基本要求3 3 三、设计课题要求三、设计课题要求3 3 四、课程设计所需要仪器四、课程设计所需要仪器4 4 五、设计步骤五、设计步骤4 4 1 1、整体设计框图、整体设计框图4 4 2 2、各个模块的设计与仿真、各个模块的设计与仿真4 4 2.12.1 分频模块分频模块4 4 2.22.2 计数器模块计数器模块6 6 2.32.3 控制模块控制模块1010 2.42.4 数

    2、码管分配数码管分配1313 2.52.5 显示模块显示模块1414 2.62.6 报时模块报时模块1616 六、六、 调试中遇到的问题及解决的方法调试中遇到的问题及解决的方法1818 七、 心得体会七、 心得体会1818 3 一、课程设计的性质、目的和任务一、课程设计的性质、目的和任务 创新精神和实践能力二者之中, 实践能力是基础和根本。 这是由于创新基于实践、 源于实践,实践出真知,实践检验真理。实践活动是创新的源泉,也是人才成长 的必由之路。 通过课程设计的锻炼,要求学生掌握电路的一般设计方法,具备初步的独立设计 能力,提高综合运用所学的理论知识独立分析和解决问题的能力,培养学生的创 新精

    3、神。 二、课程设计基本要求二、课程设计基本要求 掌握现代大规模集成数字逻辑电路的应用设计方法, 进一步掌握电子仪器的正确 使用方法,以及掌握利用计算机进行电子设计自动化(EDA)的基本方法。 三、设计课题要求三、设计课题要求 (1)构造一个 24 小时制的数字钟。要求能显示时、分、秒。 (2)要求时、分、秒能各自独立的进行调整。 (3)能利用喇叭作整点报时。从 59 分 50 秒时开始报时,每隔一秒报时一秒, 到达 00 分 00 秒时,整点报时。整点报时声的频率应与其它的报时声频有明显区 别。 # #设计提示(仅供参考) :设计提示(仅供参考) : (1)对频率输入的考虑 数字钟内所需的时钟

    4、频率有:基准时钟应为周期一秒的标准信号。报时频率 可选用 1KHz 和 2KHz 左右(两种频率相差八度音,即频率相差一倍)。另外,为防 止按键反跳、 抖动, 微动开关输入应采用寄存器输入形式, 其时钟应为几十赫兹。 (2)计时部分计数器设计的考虑 分、秒计数器均为模 60 计数器。 小时计数为模 24 计数器,同理可建一个 24 进制计数器的模块。 (3)校时设计的考虑 数字钟校准有 3 个控制键:时校准、分校准和秒校准。 微动开关不工作,计数器正常工作。按下微动开关后,计数器以 8Hz 频率连 续计数(若只按一下,则计数器增加一位),可调用元件库中的逻辑门建一个控制 按键的模块,即建立开关去抖动电路(见书 70 页)。 (4)报时设计的考虑 4 可以将高频时钟分频得到约 2KHz 和 1KHz 的音频,作为数字钟的报时频率。 当电子钟显示 XX:59:50 时,数字钟开始报时“DO“,持续一秒,而且每隔一秒 报一下,直至显示 XX:00:00 时报“DI“,持续一秒后停止。最后输出至喇叭。 应调用元件库中的逻辑门建一个控制报时的模块。 (5)建一个七段译码的模块 因在系统可编程器件实验箱上的数码管没有经过译


    注意事项

    本文(EDA课程设计--带有整点报时的数字钟设计与制作)为本站会员(毕****文)主动上传,毕设资料网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请联系网站客服QQ:540560583,我们立即给予删除!




    关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们
    本站所有资料均属于原创者所有,仅提供参考和学习交流之用,请勿用做其他用途,转载必究!如有侵犯您的权利请联系本站,一经查实我们会立即删除相关内容!
    copyright@ 2008-2025 毕设资料网所有
    联系QQ:540560583