1、 电电 子子 课课 程程 设设 计计 题目：可编程音乐发生器 系 别： 电气与电子工程系 专 业： 自动化 姓 名： 学 号： 指导教师： 2012 年 6 月 19 日 设计目录设计目录 一一 设计目的 二二 设计要求 三三 电路的总体结构 四 各部分电路设计 五 整体电路图 六 设计总结 七 参考文献 一、设计目的一、设计目的 1进一步熟悉数字电路中计数器，译码器，555 定时器等中规模逻辑器件的 综合使用。 2. 探究，学习可编程音乐发生器的工作原理。 3. 通过这次课程设计， 了解使用数字电子电路知识来解决电子线路的实际问 题的能力，以便更好掌握所学的知识，培养一定的动手能力。 二、二
2、、设计要求设计要求 1、可产生5 6 7 1 2 3 4 5 6 7 1 2 等 12 个音调。 2、可循环重复播放某一乐曲。 3、要求使用 555 定时器、计数器。 三、三、电路的总体结构电路的总体结构 1、电路的总体原理框图 图 1 电路的总体原理框图 CD4066 及其电阻及其电阻 74LS154 译码器译码器 74 161 计数器计数器 三极管三极管 震荡器震荡器 555 定定 时时 器器 扬扬 声声 器器 2、工作原理 由 CMOS 型六反相器 CD4069 的三个门电路组成一个 T=0.6s 的振荡器， 由振 荡器发出的脉冲信号输入 74 161 计数器，计数器经过计数 12 个数
3、后置 0 同时输 入到 CD4066 四双相开关电路，由四双相开关随着计数器的脉冲信号来决定开关 的打开和闭合，并加至三极管基极上；又因为由于 CD4066 所加至的电阻值不同 而可以组成不同的分压网络从而加至到 555 定时器上从而产生不同频率的音调， 在经过滤波后输入扬声器即可实现一段乐曲的自动连续循环播放。 四、四、各部分电路设计各部分电路设计 1、555 定时器电路 图 2 555 定时器内部图 555 定时器脚码图 555 定时器的工作原理： 555 定时器是一种数字与模拟混合型的中规模集成电路，应用广泛。外 加电阻、电容等元件可以构成多谐振荡器，单稳电路，施密特触发器等。 555
4、定时器原理图及引线排列如图 9、1 所示。其功能见表 9、1。定时器 内部由比较器、分压电路、RS 触发器及放电三极管等组成。分压电路由三个 5K 的电阻构成， 分别给 A1 和 A2 提供参考电平 2/3VCC 和 1/3VCC。 A1 和 A2 的输 出端控制RS触发器状态和放电管开关状态。 当输入信号自6脚输入大于2/3VCC 时，触发器复位，3 脚输出为低电平，放电管 T 导通；当输入信号自 2 脚输入并 低于 1/3VCC 时，触发器置位，3 脚输出高电平，放电管截止。 4 脚是复位端， 当 4 脚接入低电平时，则 V0=0；正常工作时 4 接为高电平。 5 脚为控制端， 平时输入
5、2/3Vcc 作为比较器的参考电平，当 5 脚外接一个输入电压，即改变了 比较器的参考电平，从而实现对输出的另一种控制。如果不在 5 脚外加电压通常 接 0.01F 电容到地，起滤波作用，以消除外来的干扰，确保参考电平稳定。 2、74 161 计数器 74LS161 是常用的四位二进制可预置的同步加法计数器， 他可以灵活的运用在 各种数字电路，以及单片机系统种实现分频器等很多重要的功能， 图 3 74 161 译码器 管脚图介绍：时钟 CP 和四个数据输入端 P0P3 清零/MR 使能 CEP，CE 置数 PE 数据输出端 Q0Q3 以及进位输出 TC. (TC=Q0 Q1 Q2 Q3 CET
6、) 从 74LS161 功能表功能表中可以知道，当清零端 CR=“0”，计数器输出 Q3、Q2、Q1、 Q0 立即为全“0”，这个时候为异步复位功能。当 CR=“1”且 LD=“0”时，在 CP 信号上升沿作 用后，74LS161 输出端 Q3、Q2、Q1、Q0 的状态分别与并行数据输入端 D3，D2，D1，D0 的状态一样，为同步置数功能。而只有当 CR=LD=EP=ET=“1”、CP 脉冲上升沿作用后，计 数器加 1。74LS161 还有一个进位输出端 CO，其逻辑关系是 CO= Q0 Q1 Q2 Q3 CET。合理 应用计数器的清零功能和置数功能， 一片74LS161 可以组成 16 进制以下的任意进制分频器
