1、数字电子钟设计报告 1 数字电子时钟焊接调试报告 一：设计目的 （1）.掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方 法； (2 ).进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； （3）.画电路图和 pcb 封装，学会自己使用软件，自己学会画原理图，和封装图，培 养自学能力； （4）.学会在调试过程中动手操作。 2设计要求 （1）设计一个有“时” 、 “分” 、 “秒” （24 小时 59 分 59 秒）显示，且有按键校时功 能的电子钟； （2）用中小规模集成电路组成电子钟，自我焊接、组装、调试完成基本的显示进位 功能； （3）画出原理图及 PC
2、B 封装图，写出设计图原理，总节调试经验，完成实验报告； 3实验器材 （1）LED 数码管（ 6 片） （2）CD4060（1 片） （3）CD4013（1 片） （4）4518（6 片） （5）4543（6 片） （6）74HC00（1 片） （7）74HC14（1 片） （8）7805 （1 片） 数字电子钟设计报告 2 （9）贴片电阻和贴片电容若干 （10）整流桥（1 个） （11）晶振（1 个） 4 4 数字电子钟基本原理 （一）主要构成 数字电子钟的逻辑框图如图 1-1 所示。它由一个 CD4060 集成芯片构成的一振荡器、 LED 数码管显示器、分频器、译码器、计数器、和校时器组成
3、。CD4060 集成芯片构成的 振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时” 、 “分” 、 “秒”译码器显示时间。 图 1-1 秒脉冲信号经过 6 级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时” 个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。 数字电子钟设计报告 3 （二）计数器电路 1）六十进制计数 如图 1-2 所示。由分频器来的秒脉冲信号，首先送到进行累加计数，秒计数器应完成 一分钟之内秒数目的累加，并达到 60 秒时产生一个进位信号，所以，选用两片 CD4518 和 “与非门”74HC00 以及一个施密特触发器 74
4、HC14 来实现六十进制计数。其中，“秒”十 位是六进制，“秒”个位是十进制。 图 1-2 2）二十四进制计数 与日常生活中的计时规律相同,实现小时计数。在此实验中，利用异步清零端实现起从 2300 的翻转，其中“24”为过渡状态不显示。其中，“时”十位是 3 进制，“时”个 位是十进制。 （三）手动按键校时电路 当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”的校准。在电 路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小 时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。 （四）元器件介绍 数字电子钟设计报告 4 CD4060
5、如图 1-3。 由一振荡器和 14 级二进制串行计数器位组成， 振荡器的结构可以是 RC 或晶振电路，CR 为高电平时， 计数器清零且振荡器使用无效。 所有的计数器位均为主从触发器。 在 CP1(和 CP0)的下降沿计数器以二进制进行计数。 在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。 图 1-3 74HC14 如图 1-4 是一款高速 CMOS 器件， 74HC14 引脚兼容低功耗肖特基 TTL（LSTTL）系列。 74HC14 遵循 JEDEC 标准 no.7A。 74HC14 实现了 6 路施密特触发反相器， 图 1-4 可将缓慢变化的输入信号转换成清晰、无抖动的输出信号。
6、 CD4013如图 1-5 由两个相同的、相互独立的数据型触发器构成。 每个触发器有独立的数据、置位、复位、 时钟输入和 Q 及 Q 输出。此器件可用作移位寄存器， 且通过将 Q 输出连接到数据输入，可用作计数器和触发器。 在时钟上升沿触发时，加在 D 输入端的逻辑电平传送到 Q 输出端。 图 1-5 置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。 CD4518如图 1-6 是一个同步加计数器， 在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为 17 和 915.该 CD4518 计数器是单路系列脉冲输入（1 脚或 2 脚；9 脚或 10 脚），4 路 BCD 码信号输出（3 数字电子钟设计报告 5 脚6 脚；11脚14脚）。 CD4518 控制功能：CD4518 有两个时钟输入端 CP 和 EN,若 用时钟上升沿触发,信号由 CP 输入,此时 EN 端为高电平（1）,若用时钟下降沿触发,信号由 EN 输入,此时 CP 端为低吨平（0）,同时复位端 Cr 也保持低电平（0）,只有满足了这些
