1、数字频率计 目目 录录 课程设计（论文）任务书. I 课程设计（论文）成绩评定表.III 中文摘要 IV 1 设计任务描述 1 1.1 设计题目：数字频率计 1 1.2 设计要求 1 1.2.1 设计目的 . 1 1.2.2 基本要求 . 1 1.2.3 发挥部分 . 1 2 设计思路 2 3 设计方框图 3 4 各部分电路设计及参数计算 4 4.1 晶体振荡电路 . 4 4.2 分频电路 . 4 4.3 整形放大电路 . 5 4.3.1 工作原理 . 5 4.3.2 施密特触发器原理图 . 6 4.4 计数 锁存 译码 显示电路 6 4.5 逻辑控制电路 . 7 4.5.1 工作原理 . 7
2、 4.5.2 555 单稳态触发器电路原理图 . 7 4.6 报警电路 . 8 4.6.1 报警原理电路 . 8 4.6.2 相关参数计算 . 8 5 工作过程分析 9 6 元器件清单 . 10 7 主要元器件介绍 . 11 7.1 74160 同步十进制计数器 11 7.2 74273 八 D 型触发器 . 12 7.3 555 定时器 . 13 7.3.1 555 定时器的组成和功能 13 7.3.2 555 定时器的引脚图及引脚功能 13 7.4 7448 共阴极七段译码器 . 14 小 结 16 致 谢 17 参考文献 . 18 附 录 A1 逻辑电路图 . 19 附 录 A2 实际接
3、线图 . 20 数字频率计 1 1 设计任务描述 1.1 设计题目设计题目：数字频率计数字频率计 1.2 设计要求设计要求 1.2.1 设计目的设计目的 (1) 掌握数字频率计的构成,原理与设计方法； (2) 熟悉集成电路的使用方法。 1.2.2 基本要求基本要求 (1) 要求被测信号为方波,峰值为 3V 到 5V(和 TTL 兼容),被测信号频率范围为 0HZ 到 9999HZ； (2) 设计石英晶体振荡器及分频系统,闸门时间:10ms,0.1s,1s,10s； (3) 可控制的计数,锁存,译码显示系统。 1.2.3 发挥部分发挥部分 (1) 被测信号为三角波信号； (2) 超量程报警系统。
4、 沈阳工程学院课程设计（论文） 2 2 设计思路 所谓的频率就是 1 秒钟之内通过闸门的脉冲个数,在通过计数器进行计数,最后通过显 示器表现出来。 首先，我们要获得一个标准的固定宽度 T 的方波脉冲做门控制信号,他的选择会改变 闸门时间从而直接影响频率计的量程。 其次，我们要把这个标准的信号和被测信号相“与” ，通过门控制信号可以获得 T 时 间内通过脉冲的个数，此脉冲直接进入计数器进行计数，最后通过译码显示其频率。 最后，我们要设计的是对计数器和锁存器的控制，这个的基本思路是在时基电路脉冲 的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数 器停止计数.同时,锁
5、存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存 结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在 锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做 准备,实现了可重复使用,避免两次测量结果相加使结果产生错误。 综合上面所说的可以将数字频率计的电路分为四大部分即：时基电路、闸门电路、逻 辑控制电路以及可控制的计数、锁存、译码、显示电路。 时基电路的组成： 闸门电路： 它的目的是提供闸门开启的时间， 该闸门可由一 “与” 门充当。 可以用 74160 将标准信号进行分频，从而获得的闸门时间分别为 10ms,0.1s,1s,1
6、0s。闸门时间越长，得到 的频率值就越准确，也就是说其量程越小。 逻辑控制电路：在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳 变又用来产生清零信号，锁存信号和清零信号可由双单稳态触发器 74LS123 产生，它们的 脉冲宽度由电路的时间常数决定。 计数、锁存、译码、显示电路：锁存器的作用是将计数器在 T 结束时所计得的数进行 锁存，使显示器上能稳地显示此时计数器的值。所示将些时，T 计数时间结束时，逻辑控 制电路发出锁存信号，将些时计数器的值送译码显示器。 数字频率计 3 3 设计方框图 被 测 信 号 闸 门 计 数 器 译 码 器 显 示 器 时 基 电 路 逻 辑 控 制 电 路 锁 存 器 整 形 放 大 沈阳工程学院课程设计（论文） 4 4 各部分电路设计及参数计算 本设计电路主要分为 5 大部分，分别是整形电路部分，分频电路部分，主要控制电路 部分，计数、译码、锁存电路部分和显示电路部分，以下为具体功能及参数计算。 4.1.晶体振荡电路晶体振
