1、 1 1 绪论 摘摘 要要 数字电子钟是一种用数字显示秒分时的记时装置，与传统的机械钟相比，他 具有走时准确显示直观无机械传动装置等优点，因而得到了广泛的应用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电 路。 时钟采用24小时制计时法，它是由数字脉冲发生电路、计数电路、译码电路、 校时电路以及显示器等组成。为了简化电路结构，数字钟电路与定时电路之间的连接 采用直接译码技术。 具有电路结构简单、 动作可靠、 使用寿命长、 更改设定时间容易， 制造成本低等优点。 关键词： 数码管；555振荡器；与非门；BCD七段译码器 2 目 录 摘要 I 1 绪论 . 1 1.1 课
2、题意义及背景 . 1 1.2 课题设计内容及要求 1 2 系统论述 . 3 3 硬件电路设计 4 3.1 555振荡器电路设计. 4 3.2 分频器电路设计 . 4 3.3 计数器路设计 . 5 3.4 显示电路设计 . 6 3.5 校时电路设计 . 7 4 系统调试及实验结果. 9 4.1 系统综述. 9 4.2 实验结果. 9 总结. 11 参考文献 . 12 附录:. 13 致谢. 15 1 绪论 1.1 意义及背景 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透 了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时 3 也使现代电子产品性能
3、进一步提高，产品更新换代的节奏也越来越快。 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具 有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛 的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序 电路。 因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。 而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用 及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与 掌握各种组合逻辑电路与时序电路的原理与使用方法。 1.2 课题研究内容及要求 本系统主要是基于555定
4、时器电子时钟设计，并完成相应的实验。主要内容包括 显示电路设计、振荡电路设计、分频器电路设计、计数器电路设计、校时电路设计、 实验验证等。 具体内容如下： （1）振荡电路设计。振荡器是数字电子时钟的核心部分，本实验中采用555 集成芯片与RC构成多谐振荡器产生脉冲信号； （2）分频器电路设计。振荡器产生的频率很高，我们采用三片74LS90集成芯 片来实现分频； （3）计数器电路设计。本实验的“秒”、“分”采用六十进制计数器，“时” 采用二十四进制计数器； （4）显示器电路设计。显示采用八个数码管分别对“秒”、“分”、“时” 进行显示； （5）校时电路设计。本实验设计了对“分”、“时”校正电路，
5、使走时更加 准确； （6）实验验证。制定详细的实验方案，完成时间显示，记录实验结果，并对实 验结果进行详细分析，以验证所设计系统的正确性和有效性。 课题研究设计要求： （1）完成实验硬件电路设计； 4 （2）能够准确显示时、分、秒； （3）能够对时、分校准； （4）系统调试完成无误； 2 系统概述 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起 始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同 时标准的1HZ时间信号必须做到准确稳定。 5 实验中的数字电子钟使用555集成芯片构成多谐振荡器产生计时脉冲信号，通 过分频器 （74LS90集成芯片）
6、 使脉冲信号达到标准的秒脉冲信号即产生频率为1HZ 的信号。秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显 示0059， 它们的个位为十进制， 十位为六进制。 分秒功能的实现是用两片74LS161 组成60进制递增计数器。时为二十四进制计数器，显示为0023， 当十进位计到 2，而个位计到4时清零，就为二十四进制。时功能的实现也是用两片74LS161组 成24进制递增计数器。 对计数信号采用74LS48集成芯片实现译码， 使用6个共阴 极七段数码管显示时，分，秒的计数。通过组合逻辑电路对时钟的“分”，“时”进 行校时，为避免校时中机械开关产生的抖动，所以在校时电路中加入RS锁存器，开 关每按压一次，输出信号改变一次。 时钟电路框图如图2.1 图 2.1 时钟电路框图 3 硬件电路设计 3.1 555 振荡器电路设计 6 振荡器是数字电子时钟的核心部分，其作用是产生一个标准频率的脉冲信号， 信号振荡频率的精度和稳定度决定了数字钟的质量。本实验中采用555集成芯片与 RC构成多谐振荡器产生脉冲信号如图3.1，信号从“3”脚输出，。调节Rp可以改
