1、 1 数字电路数字电路课程设计课程设计报告报告 题目：题目：篮球竞赛篮球竞赛 30s30s 计时器计时器 日期：日期： 20122012 年年 12 12 月月 3030 日日 2 一一 设计目的设计目的 为了巩固课本所学知识， 培养动手能力和实际解决问题的能力， 加深对课堂知识的理解和运 用，进一步学习和熟悉各种常用芯片的规格和使用，能掌握电路的组装和基本问题的排除。 二二 设计要求和设计指标设计要求和设计指标 (1)具有 30s 计时功能，并且能够实时显示计数结果 (2)设有外部操作开关，控制计数器实现直接清零、启动以及暂停/连续工作等操作。 (3)计时器为 30s 递减计时间隔为 1s。
2、 (4)计时器递减计时到零时，数码显示器不能灭灯，同时发出光电报警信号 三三 总体框图设计总体框图设计 图 1-1 30 秒计时器系统设计框图 四四 功能模块设计和原理说明功能模块设计和原理说明 4.1 秒脉冲发生器 用 555 集成电路组成多谐振荡电路为系统提供时钟秒脉冲。555 定时器应用为多谐振荡电路时，当电源接通 Vcc 通过电阻 R1、R2向 电容 C 充电，其上电压按指数规律上升，当 u 上升至 2/3Vcc，会使 比较器 C1输出翻转，输出电压为零，同时放电管 T 导通，电容 C 通 过 R2放电；当电容电压下降到 1/3Vcc，比较器 C2 工作输出电压变 为高电平，C 放电终
3、止，Vcc 通过 R1、R2 又开始充电；周而复始， 形成振荡。 则其振荡周期与充放电时间有关， 也就是与外接元件有关， 秒脉冲发生器 计数器 译码 显示 控制电路 报警电路 外部操作 开关 秒脉冲发生器 计数器 3 不受电源电压变化影响。 公式计算： T1=(R1+R2)Cln2; T2=R2Cln2; 振荡周期 T = T1+T2=0.7(R1+2R2)C =1(s) 若取 C=10F，结合实际选取电阻为 R1=5.1K,R2=4.7K。 图 2-1 555 多谐振荡电路图 NE555 为 8 脚时基集成电路，各脚主要功能（集成块图在下面） 1 地 GND 2 触发 3 输出 4 复位 5
4、 控制电压 6 门限(阈值) 7 放电 8 电源电压 VCC 4 8 1 6 2 3 5 7 R1 R2 C 10uf 555 Uo 0.1uF 10uF 4.7K 5.1K 4 4.2 计数电路 计数电路选用两片中规模集成电路74LS192进行设计， 74LS192 是十进制计数器，具有“异步清零”和“异步置数”功能，且有进位 和借位输出端。两片 74LS192 构成预置数的三十进制递减计数器， 计数器十位接成三进制，计数器个位接成十进制，置数端 A、B、C、 D 通过开关接高低电平，若接高电平可进行其他置数；此计数器预置 数为（0011 0000）=（30）10，只有当低位端发出错位脉冲，
5、高位计 数器才做减计数。1 片 74LS192 构成 1 秒减计数电路（即个位） 。 74LS192 的引脚图和功能表如图所示。它的计数原理是：使加计数脉 冲信号引脚 CPU=1，计数脉冲加入个位 74LS192 引脚 CPD脚，当减 计数到零时，个位 74LS192 的C O端发出错位脉冲，使十位计数器减 计数，当高、低位计数器处于全零时，CPD（DWN）端的输入时钟脉 冲作用下，计数器再次进入下次循环减计数。 图 2-2 74LS192 引脚图 引出端符号 TCD 错位输出端（低电平有效） TCU 进位输出端（低电平有效） CPD 减计数时钟输入端（上升沿有效） CPU 加计数时钟输入端（
6、上升沿有效） 5 MR 异步清除端 P0P3 并行数据输入端 PL 异步并行置入控制端（低电平有效） Q0Q3 输出端 表 1 74LS192 功能表 输出 输入 CR LD CPU CPD P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 X X X X X X X 0 0 0 0 0 0 X X d c b a d c b a 0 1 1 X X X X 加计数 0 1 1 X X X X 减计数 4.3 译码显示电路 此模块主要是由74LS48译码器和共阴极七段LED显示器组成， 通过计数器加到译码器， 从而实现共阴极七段 LED 显示器从 30 递减 到零的计数显示功能。 1. 74LS48 是七段显示译码器，其管脚图如下图 2-3 所示。现 将各管脚功能介绍一下： A、B、C、D 是 BCD 码的输入端； a,b,c,d,e,f,g 是输出端； 试灯输入端L T：低电平有效。当L T0 时，数码管的七段应全 亮
