1、 前 言 伴随着社会的发展以及人类生活水平的提高, EDA 技术在电子信息，通信， 自动，控制及计算机应用等领域的重要性日益突出。随着技术市场与人才市场对 DEA 的不断的增加,交通的问题日益突出，单单依靠人力来指挥交通已经不可行 了,所以， 设计交通灯来完成这个需求就显的越加迫切了.为了确保十字路口的行 人和车辆顺利、畅通地通过,往往采用电子控制的交通信号来进行指挥。以下就 是运用数字电子设计出的交通灯：其中红灯亮,表示该条路禁止通行；黄灯亮表 示停车；绿灯亮表示允许通行。 以下就是我所设计的软件部分： 一: 交通灯的设计任务 设计一个十字路口的交通灯控制系统， 用 LED 发光二极管显示车
2、辆通过的方 向（东西和南北各一组） ，用数码管显示该方向的剩余时间。要求：工作顺序为 主干道绿灯亮 45 秒，黄灯 5 秒闪烁，同时非主干道红灯 50 秒，主干道黄灯闪烁 亮完后，主干道红灯亮 40 秒，同时非主干道绿灯亮 35 秒，黄灯闪烁亮 5 秒，这 样依次重复。有紧急事件时允许将两方向一直开红灯，蜂鸣器响，车辆禁行，同 时如果有什么故障发生可以通过复位和系统总开关来控制交通灯系统的工作。 二：题目分析与整体构思 (1)该交通灯控制器应具备的功能 设主干道比非主干道的车流量大，因此红、黄、绿灯的时长不相同，定为主干道 绿灯亮 45 秒， 黄灯 5 秒闪烁， 同时非主干道红灯 50 秒，
3、主干道黄灯闪烁亮完后， 主干道红灯亮 40 秒，同时非主干道绿灯亮 35 秒，黄灯闪烁亮 5 秒，另外，设计 一个紧急状态，当紧急状态出现时，两个方向都禁止通行，指示红灯。紧急状态 解除后，恢复到原来的状态并不复位重新计数。 (2) 实现方案 一 从题目中计数值与交通灯的亮灭的关系如图（1）所示 三： 硬件电路设计 （1）分频器 分频器实现的是将高频时钟信号转换成底频的时钟信号，用于触发控制器、计数 器和扫描显示电路。该分频器实现的是 100000 分频，将 50M 赫兹的时钟信号分 频成 500 赫兹的时钟信号。 该分频器实现的是 500 分频，将 500 赫兹的时钟信号分频成 1 赫兹的时
4、钟信号。 （2）控制器设计 控制器的作用是根据计数器的计数值控制发光二极管的亮、灭，以及输出倒计时 数值给七段数码管的分位译码电路。此外，当检测到特殊情况（HOLD=1 ）发 生时，无条件点亮红灯的二极管。本控制器可以有两种设计方法，一种是利用时 钟烟的下降沿读取前级计数器的计数值，然后作出反应；另一种则是将本模块设 计成纯组合逻辑电路，不需要时钟驱动。这两种方法各有所长，必须根据所用器 件的特性进行选择：比如有些 FPGA 有丰富的寄存器资源，而且可用与组合逻辑 的资源则相对较少，那么使用第一种方法会比较节省资源；而有些 CPLD 的组合 逻辑资源则比较多，用第二种方法可能更好。 （3）计数
5、器设计 这里需要的计数器的计数范围为 0-90。计到 90 后，下一个时钟沿回复到 0，开 始下一轮计数。此外，当检测到特殊情况（HOLD=1 ）发生是，计数器暂停计 数。 （4）分位译码电路设计 因为控制器输出的到计时数值可能是 1 位或者 2 位十进制数，所以在七段数码 管的译码电路前要加上分位电路（即将其分为 2 个 1 位的十进制数，如 25 分为 2 和 5，7 分为 0 和 7） 。 与控制器一样，分位电路同样可以由时钟驱动，也可以设计成纯组合逻辑电路。 控制器中，引入了寄存器。本次分位电路就用组合逻辑电路实现。 （5）数码管驱动设计 串行连接，即每个数码管对应的引脚都接在一起（如
6、每个数码管的 a 引脚都接 到一起，然后再接到 CPLD/FPGA 上的一个引脚上） ，通过控制公共端为高电平控 制相应数码管的亮、灭（共阴极数码管的公共端为高电平时，LED 不亮；共阳极 的公共端为低电平时，LED 不亮） 。 串行法的优点在于消耗的系统资源少，占用的 I/O 口少，N 个数码管只需要 （7+N）个引脚（如果需要小数点，则是（8+N）个引脚） 。其缺点是控制起来不 如并行法容易。 （7）下图为交通灯控制器的顶层文件连接图 四：程序设计 1. 分频模块的设计及仿真图 100000100000 分频分频 LIBRARY IEEE; USE IEEE.Std_Logic_1164.ALL; ENTITY FreDevider IS PORT (Clkin:IN Std_Logic; Clkout:OUT Std_Logic); END; ARCHITECTURE Devider OF FreDevider IS CONSTANT N:Integer:=49999; Signal counter:Integer range 0 to N; signal C
