1、 数字电子课程设计报告 课程设计名称 ： 多功能数字钟 设计学生班级 ： 设计学生姓名 ： 设计学生学号 ： 设计指导老师 ： 课程设计时间 ： 课程设计地点 ： 数字电子课程设计中心 2 目录 设计任务及要求 比较和选定设计方案 单元电路设计 整体电路 课题遇到的问题及解决方法 心得体会 3 多功能数字钟 设计任务 （1）进行正常的时/分/秒计数，分别用六个数码管显示时（24 小时），分 （60 分钟），秒（60 秒）的计时功能。 （2）利用实验系统上的按键实现“校时”,“校分“功能:按下“校时“键时,计 数器迅速递增,并按 24 小时循环;按下“校分“键时,计数器迅速递增,并按 60 分钟
2、循环。 （3）实现整点报时每隔一秒报一次，共五次 （4）实现闹时功能， 预置时分闹时 报时闹时功能在 EDA6000 界面 上用两个灯泡来显示。 设计要求 （）准确计时，以数字形式显示时、分、秒； （）数字钟能够校正时、分。 （） 要求数字钟计数时在规定的时间内闹时 （： 9 分闹时一秒钟） ； （）数字钟报整点数，报时频率为由系统 cp 脉冲分频出的 1KHz。 设计方案及框图 （1）设计方案比较 1设计 60 进制及 24 进制加法计数器 方案 I.使用两片 74161 芯片级联 74161 芯片元件符号及功能表见下面图表， 为 4 位二进制加法计 数器，具有异步清零、同步置数功能 ，但其
3、输出端不能直接与数码管 相连接。 4 图（1） 图（2） 方案 II.使用两片 74160 芯片级联 74160 芯片元件符号及功能表见下面图表，为 8421 编码的十进制 加法计数器，具有异步清零、同步置数功能 ，且其输出端能直接与数 码管相连接，较 74161 更为方便。 图（3） 5 图（4） 2正常计数时脉冲（f1=1KHz）的提供 方案 I. 选用 555 定时器构成多谐震荡器产生 f1 方案 II.f1 直接由系统自带的 cp 脉冲提供 方案比较：由于系统自带 1KHz 的脉冲，可直接连入计数器的 cp 端，所以较方案 I 中使用集成电路定时器 555 与 RC 组成的多谐震 荡器
4、更方便、更直观，且对数字钟的准确程度影响甚小。所以选择 方案 II。 3.闹时电路模块的设计 方案 I. 使用数字比较器 输入设置闹时， 可先用 D 触发器构成的锁存器将输入的闹时 时间保存，然后用比较器比较计时时间与锁存的闹时时间，若相 等，输出闹时信号，进行闹时。 方案 II.使用组合逻辑电路 根据具体的闹时时间从时、分计数器对应的输出端连接组合逻 电路控制。 方案比较：方案 II 中使用组合逻辑电路控制闹时模块只需用到简 单的门电路。而方案 I 中集成比较器内部电路比较复杂，需明白该 集成比较器的工作原理才能正确的将闹时时间锁存， 从而完成数字 钟的闹时功能。所以选择设计原理易懂的方案
5、II 更好。 6 （2）整体方案原理框图 图（5） 单元电路设计 （1）分、秒计数器设计 160 进制计数器的工作原理 秒计数器电路与分计数器电路都是 60 进制，采用两片中规 模集成电路 74LS60 串接起来构成的秒、分计数器，下面选择同 步置数方法使计数器从 0 到 59 循环计数。 260 进制计数器电路原理图 co 时 co 分 co 秒 二选一 二选一 译码器 译码器 译码器 译码器 译码器 译码器 闹时 指示灯 指示灯 报时 cp f1=1KHz 分频 f2=500Hz Key2 Key1 7 图（6） 360 进制计数器电路时序图 图（7） （2）时计数器的设计 124 进制计
6、数器的工作原理 时计数器电路都是 24 进制，采用两片中规模集成电路 74LS60 串接起来构成的时计数器。下面选择同步置数方法使计 数器从 0 到 23 循环计数。 224 进制计数器电路原理图 8 图（8） 324 进制计数器电路时序图 图（9） （3）分频器的设计 系统自带的 cp 脉冲 f1=1KHz， 本实验只需分频出校时、 校分时 的脉冲频率 f2=500Hz。 计数器不仅具有计数的功能， 还有分频的功 能，由 60 进制计数器时序图知，秒计数器个位的输出端 Qa 出来的 波形频率为自身 cp 端输入频率的一半， 所以 f2=500Hz 的频率只需 从上面的 Qa 端接出即可。 （4）校时、校分电路的设计 9 1二选一选择器组合逻辑电路 图（10） 2二选一集成芯片（21m
