1、 数字钟课程设计 设计任务及要求： 1. 熟悉集成电路的引脚安排。 2. 掌握各芯片的逻辑功能及使用方法。 3. 了解面包板结构及其接线方法。 4. 了解数字钟的组成及工作原理。 5. 熟悉数字钟的设计与制作。 设计原理与参考电路: 一、 数字钟的构成：主要有时钟电路、计数器、译码显示电路、 校时电路、报时电路、二分频电路、等构成。如下图所示 为数字钟的总体结构： 1）时钟电路： 555 定时器构成的多谐振荡器： 主要由一块 555 集成定时器构成。555 它由比较器 M1 和 M2、RS 触发器、输出 反相缓冲器、置 0 管 T0 和集电极开路的泄放三极管 T1 组成。 其一个周期 T=0.
2、7（R2+2R2）C。时钟电路就是由 555 定时器构 成的多谐振荡器构成的。其电路图如（1）下： R1 10k R2 10k A1 555_VIRTUAL GND DIS OUTRST VCC THR CON TRI VDD 5V 1 VDD C1 47uF 3 C2 100nF 4 0 IO1 IO1 （1） 2）计数器： 其主要由 60 进制两个计数器、24 进制一个计数 器、构成，其所用芯片都是 74LS90。而 74LS90 是常用的二-五- 十进制异步计数器。其中 60 进制计数器如图（2）所示： clk qla qlb qlc qld qha qhb qhc qhd co U3A
3、 74ALS21AM GND co U1 7490N QA 12 QB 9 QD 11 QC 8 INB 1 R91 6 R92 7 R01 2 INA 14 R02 3 U2 7490N QA 12 QB 9 QD 11 QC 8 INB 1 R91 6 R92 7 R01 2 INA 14 R02 3 clk GND qlb qlc qhd qhc qhb qha qld qla （2） 74LS90 功能表如下： 而 24 进制计数器电路如图（3）所示： U1 74LS90D QA 12 QB 9 QD 11 QC 8 INB 1 R91 6 R92 7 R01 2 INA 14 R02
4、 3 U2 74LS90D QA 12 QB 9 QD 11 QC 8 INB 1 R91 6 R92 7 R01 2 INA 14 R02 3 1 00 2 3 4 5 （3） 计数范围为 0023 R0(1)、R0(2)、同为 1，输出清 0 3）译码显示电路： 计数器采用的马志不同，译码电路也不同。CC4511BD 是 BCD7 段锁存/译码/驱动器，输入 4 线，能将输入 4 线 BCD 数 值，经过锁存（或直接输入）译码后输出为数值的段信号，输出 的段信号，可直接接驱动 LED 数码。如下图（4）所示： U3 4511BD_5V DA 7 DB 1 DC 2 DD 6 OA 13 O
5、D 10 OE 9 OF 15 OC 11 OB 12 OG 14 EL 5 BI 4 LT 3 U8 ABCDEFG CK VCC 5V （4） 4）校时电路： 它主要由两个与非门（7400H），一个或非门 （7404N）和一个 7451N构成，如下图（5）所示： VDD 5V R1 10M R2 10M J2 Key = Space0 VDD U1A 7400N U2B 7400N 1 2 U3A 7451N 3 4 U4A 7404N 7 OUT ln1 ln1 ln2 ln2 OUT （5） 5）报时电路： 它主要由 7474N芯片和两个或非门（7404N）构 成的电路，如下（6）所示
6、： （6） 6）二分频电路： 它主要由一块 7474N芯片构成； 7474N其主要 功能类似 D 触发器功能，它有一端标有 CLR 表示清零，D 触发 器功能表如下： U1A 7474N 1D 2 1Q 5 1Q 6 1CLR 1 1CLK 3 1PR 4 U2A 7404N U3A 7404N VCC 5V 1 3 5 VCC IO1 IO1 IO2 IO2 OUT OUT 二分频电路如下图（7）所示： U1A 7474N 1D 2 1Q 5 1Q 6 1CLR 1 1CLK 3 1PR 4 2 VCC 5V VCC IO1 IO1 IO2 1 IO2 (7) 实验步骤： 1 组装调试秒脉冲产生电路。 2 组装、调试计数器与译码器显示电路。 3 设计组装满足系统要求的时序控制电路。 4 完成定时电路的整体联调， 检查电路是否能满足系 统的设计要求。 5 画出逻辑电路图，写出完整的总结报告。 总电路原理框图如下： U2 4511BD_5V DA 7 DB 1 DC 2 DD 6 OA 13 OD 10 OE 9 OF 15 OC 11 OB 1
