1、 电路软件设计实习报告电路软件设计实习报告 学 号： 姓 名： 班 级： 指导教师： 日 期： 2012.12.29-2013.01.04 一、一、实习目的实习目的 掌握一种电路原理图与电路板的绘制方法是电类工程师的必备条件。 本实习可使用软件 工具 Protel99SE（或 Altium Designer 或 POWERLOGIC、PADS） 。本实习的教学任务是通过 实际操作练习，使学生掌握利用电路设计软件绘制各种电路板原理图的方法，SCH 部分应 掌握： PROTEL99 系统界面和基本操作；元件封装的设计； 原理图设计的基本操作；系统 工作环境的设置等基本应用。 学会绘制的技巧和了解设
2、计各种实际应用电路的方法， 同时可 以进行 PCB设计。 二、二、实习内容实习内容 绘制具有一定复杂度的电路原理图。绘制具有一定复杂度的电路原理图。 结合以前所学课程 （例如模拟电路、 数字电路、 单片机、 电子设计自动化、 通信原理等） 设计一个系统，要求： 1）所给出的原理图设计应有系统的理论完整性，此系统理论上可以完成 2-3 种以上可 以描述的硬件功能，不同型号的大于 8 脚的芯片器件（例如 89c51 等）数量不少于 4 个，如 液晶、键盘、下载接口、扩展接口等非芯片接口不计入芯片数量。本设计给出一些可以选择 的原理图（PDF 格式） ，也可以自己来设计满足要求的原理图。 2）根据自
3、己设计的系统，设计芯片的原理图封装，按照设计绘制正确的原理图。 3）根据设计的原理图设计 PCB图（可选） 三、三、 根据实习内容自行设计系统的基本硬件功能描述根据实习内容自行设计系统的基本硬件功能描述 球赛结果现实版的电路设计和工作原理 1、总电路设计思路 球赛积分分别为计一分、两分，可以分别对应一个脉冲、两个脉冲，用两个分电路 来 产生；计分操作错误时，要能及时调整；如当多加了一分，那么就需要能减一分；少加一分 时，就得多加一分补回来；那么就得拥有能同时能加减的计数器 74LS192 来实现，同时用 一个按钮来控制加减计数的切换；当下次使用时，双方都能从零开始计数，则需要一个清零 的按钮，
4、以保证下次能顺利的计数。另外用六个数码显示器来显示比赛双方的分数即可。 2、1 分键产生电路 74LS161A 是同步十进制计数器，当从 0000 变化到 0001 时，QB通过非门接到 CLR ， 实现异步清零，QA 由 0 变 1 产生一个上升沿，作为加减 1 运算的信号脉冲，同时又通过非 门输入 ENT，使其输入为 0，计数保持，使它保持 0001 的状态不变，整个过程中，一直有 CP 作用于 74LS161A，LOAD和 ENP 一直接高电源。 3、2 分键产生电路 当从 0000 变化到 0100 时，QC 通过与门接到 CLR ，实现异步清零，QA 发生了两次从 0 变 1 的过程
5、，产生 2 个上升沿，作为加减 2 运算的信号脉冲，另一方面 QC 又通过非门输 入 ENT，但到达 0100 是，使 ENT 输入为 0，计数保持，使它保持 0100 的状态不变，整个 过程中，一直有 CP 作用于 74LS161A，LOAD和 ENP 一直接高电源。 4、加减计数器显示电路 由脉冲装置产生的 2 个脉冲经过两个或门合成一条信号线。它通过一个开关来 控制 74192 的加、减的脉冲输入端，然后借位输出 BO，进位 CO 依次输入下一片 74192 的加减 脉冲（UP/DOWN）的输入端来控制十位的进与借位，其余的输入端则按 74192 的计数器的 工作原理接好则可。CLR 来
6、控制显示器的清零端，当 CLR 置 1 时，显示为零；当 CLR 置 0 时，正常显示；就达到了清零的目的，如图所示： 5、时钟脉冲信号产生装置 由集成电路定时器 555 与 RC 组成的多振荡器作为时间标准信号源，555 定时器其内部 主要有电压比较器、电阻分压器、与非门组成的基本 RS 触发器、放电管、输出缓冲级等组 成，选用由 555 构成的多谐振荡器，设振荡器频率 f0 =1kHz，如图所示： 四、四、 原理图中典型元件原理图库设计方法原理图中典型元件原理图库设计方法 1、1 分键，2 分键产生电路 从 Sim.ddb 中查找到 74LS161 以及 74LS04，从 Miscellaneous Devices.lib 中查找到 SW SPST，从 Wiring Tools 选择 power ports 进行相关的参数重置。然后再按下图进行连接。 2、加减计数器显示电路 在上述基础上，找到 Miscellaneous Devices.lib 中的数码管 DPY_7-SEG，及 Sim.ddb 中 的 74LS192 以及
