1、 电子线路电子线路 CAD 课程设计课程设计论文论文 抢答器抢答器（verilog+Ise） 一、一、 概述概述 在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答 者的机器。 通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。 一般抢答器由单片机以及外围电路组成，分为八路十路等不同，八路和十路 的差别是，抢答器背面的 接口有几组，和外形没有关系。 二、二、 课题要求课题要求 1. 设计一个可容纳 6 组参赛的数字式抢答器，每组设一个按钮，供抢 答使用。 2. 抢答器具有第一信号鉴别与锁存功能，除第一个抢答者外，其余不 起作用。 3. 设置一个主持人“复位”按钮
2、。 4. 主持人复位后，开始抢答，第一信号鉴别与锁存电路得到信号后， 有指示器显示抢答组别，扬声器发出 23 秒的音响。 5. 设置一个记分电路，每组开始预置 100 分，由主持人记分，答对一 次加 10 分，答错一次减 10 分。 6. 其它创新功能。 三、三、 测试测试工具工具平台平台 编写语言：Verilog 编译调试工具：Xilinx ISE 9.2i 运行板子：Xilinx Basys_1.1 四、四、 实现功能实现功能 a. 基本功能基本功能 1. 抢答器可以容纳 6 组参赛的数字式抢答器， 每组都设置由一个抢 答按钮，供参赛者抢答。 2. 抢答器具有第一信号鉴别与锁存功能，除第一
3、个抢答者外，其余 不起作用。 3. 设置一个主持人“复位”按钮，每次抢答之后按此按钮之后才能 进行下一轮抢答。 4. 主持人复位后， 开始抢答， 第一信号鉴别与锁存电路得到信号后， 有指示器显示抢答组别，扬声器发出 23 秒的音响。 5. 设置一个记分电路，由主持人记分，答对一次加 1 分，答错一次 减 1 分。 b. 创新功能创新功能 1 初始分数可以在每次抢答比赛开始前进行设置， 由于考虑到现实 的方便性，设置范围为 1 至 9 分 2 当某位参赛人员的积分减少至为 0 分时，则该人员被彻底淘汰， 在下一轮抢答中抢答按钮无效。 3 在每次才赛人员抢答完之后， 由主持人或相关人员通过两个按钮
4、 来判断答题是否正确，以确定其加分还是减分，程序会检测该按钮并且不 允许进行第二次被按下，以免造成分数的计数错误。 4 当时间到最后 3 秒是会发出滴滴滴的提示音， 在参赛人员按下抢 答按钮也会发出长 1s 的提示音。 5 程序设置了一个抢答器的倒计时，每轮抢答为 10s 倒计时，并且 时间倒计为 0 之后发出提示音，强大之后，时间重新复位，便于下一轮计 时。 6 在支持人判断抢答者答题正误之前或之后， 可以通过两个按钮切 换当前状态，从而可以查看所有选手的积分。 7 使用的状态机思想，设置了 8 种状态： 状态 意义 数码管显示 0 设置初始分数 当前状态和设置的初试分数 16 当前抢答过程
5、被相应 编号的选手抢答到 当前状态和该选手的目前分数 7 正在抢答中 数码管显示当前状态和正在倒 计的时间 五、五、 设计思路设计思路 a. 总体电路总体电路 1 Display 原理图 2 总原理图 该电路是在 Ise 中将所写的各个模块用导线连接之后的效果，从这个图可以 很清晰的看到程序的结构和思路。 b. 详细设计详细设计 在对问题进行分析之后将该程序分成一下模块，如表所示： 模块名 作用和意义 Restart 抢答器的重新开始信号的输入， 用以改变当前的状态至 0， 在该模式下进行初始分数设置， 即进行新一轮抢答。 Mode_latch_change 每当强大之后， 所存当前状态， 并
6、在此基础上通过按键 调整状态，然后通过 display 模块显示，由此可以查看 各个选手的当前积分。 Set_score 在 0 状态时， 利用两个按钮设置初始分数， 提供加数设 置和减数设置。 Time_count 每次支持人按下 reset 按钮进行新一轮抢答时，该模块 立即启动，开始倒计时 10s，并通过 display 显示，同时 发出时间到最后 3s 和时间完的信号， 以便控制提示音。 Score_count 主持人通过两个按键对抢答者回答对错进行判断， 同时 改变其积分。 Display 将需要数码管输出显示的信号输入， 通过当前状态来判 断输出那路信号。 BcdToSeg 将 display 模块中被选择的 4 位 bcd 码转化成数码管相 应的 8 位信号 Seg_driver 数码管的选通信号，利用时钟循环扫描。 Sound_alarm 将 Time_count 中的信号输入，和 1000hz 信号取并，得 到输出到喇叭，得到相应的提示音。 Control 控制模块， 采集 6 位选手的按键情况， 由此得到当前的 状态， 作为其他模块
