1、 目录 中文摘要. 1 设计任务描述 . 2 1.1 设计题目 2 1.2 设计要求 2 1.2.1 设计目的 . 2 1.2.2 基本要求 . 2 2 设计思路 . 2 3 设计方框图 . 2 4 原理图设计 . 3 4.1 脉冲信号产生电路 3 4.1.1 原理图 . 4 4.1.2 波形图 4 4.1.3 参数计算 5 4.2 译码和显示电路设计 6 4.2.1 译码器 6 4.2.2 数码管 6 4.2.3 译码器与数码管连接原理图 . 6 4.3 秒电路和分电路设计 . 6 4.4 时电路设计 7 4.5 星期电路设计 . 8 4.6 整点报时电路 9 5 工作过程分析 . 10 6
2、 元器件清单 11 7 课程设计总结 . 12 8 致 谢 . 13 参考文献 . 14 附 录 . 错误错误!未定义书签。未定义书签。 A1 逻辑电路图 . 错误错误!未定义书签。未定义书签。5 A2 印刷电路板图 . 错误错误!未定义书签。未定义书签。5 数字钟 - 2 - 1 设计任务描述 1.1 1.1 设计题目设计题目 数字钟 1.2 .2 设计要求设计要求 能显示时间，秒、分、时，和星期的显示。并带有整点报时电路。 1.2.1 设计目的设计目的 （1）掌握数字钟的构成、原理与设计方法； （2）熟悉集成电路的使用方法。 1.2.2 基本要求基本要求 （1）能进行秒、分、小时计时，有独
3、立的时间显示电路； （2）整点报时电路。 （3）显示星期。 2 设计思路 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路，一般由振荡器、分频 器、计数器、译码器、数码显示器等几部分组成。采用振荡器产生稳定的脉冲信号，作为数 字时钟的时间基准，要求振荡频率为 1HZ，为标准秒脉冲。再由分频器分成秒时间脉冲，秒信号 送入计数器进行计数，并把累计的结果以“周”、“时”、“分”、“秒”的数字显示出 来。“秒”的显示由两级计数器 74LS160 和译码器 7448 组成的六十进制计数电路实现； “分”的显示电路与“秒”相同，“时”的显示由两级计数器 74LS160 和译码器 7448 组 成的
4、二十四进制电路来实现，“周”的显示电路由计数器 74LS160 和译码器 7448 组成的 七进制电路实现，所有计时结果由 7 位数码管显示。并带有整点报时电路,使用蜂鸣器发 生达到报时效果。 3 设计方框图 数字计时器一般是由振荡器，分频器，计数器，译码器，显示器，等几个部分组成。 其中振荡器和分频器组成标准秒信号发生器，由不同进制的计数器、译码器和显示器组成 计时系统。 秒信号送入计数器进行计数，把累计的结果以星期 ， 时 ， 分 ， 秒的数字显示出 来。 星期显示由七进制计数器、译码器、显示器构成， 时显示由二十四进制计数器、 译码器、显示器构成， 分 ， 秒显示分别由六十进制计数器、译
5、码器、显示器构成。 其原理框图如下图 3.1 图 3.1 4 原理图设计 4.1 脉冲信号产生电路 多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形 波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳 态。在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信 号，常用作脉冲信号源及时序电路中的时钟信号。要求精确的时钟源是通过 555 定时器 （LM555CN）实现多谐振荡，需要 R1，R2 和电容，并接+5V 的直流电源。 因为选择了频率为 1000HZ 的振荡器以提高计时器的精度而 74LS160 计数器所需要的 是
6、 1HZ 的标准秒脉冲信号，这时就需要用分频器对振荡器的固有频率进行分频。选用中规 模计数器 74LS160 就可以完成上述功能。 周显示器 译码器 时显示器 分显示器 秒显示器 译码器 译码器 译码器 七进制 二十四进制 六十进制 六十进制 整点报时 振荡器 分频器 进 位 进位 进 位 数字钟 - 4 - 4.1.1 原理图原理图 图 4.1 为数字钟震荡与分频相连接 图 4.1 4.1.2 波形图波形图 第一分频器后波形图 4.2： 图 4.2 接第二分频器后波形图 4.3： 图 4.3 接第三分频器后波形图 4.4： 图 4.4 4.1.3 参数计算参数计算 振荡周期：T=0.7(R1+2R2)C T=0.7(400+2*500)*0.000001=1020HZ 经过三个分频器变成 1.02HZ 数字钟 - 6 - 4.2 译码和显示电路设计 4.2.1 译码器译码器 要将“秒” 、 “分” 、 “时” 、 “周”的状态显示成清晰的数字符号，就需要将计数器的状 态经
