1、数字电子钟逻辑电路设计数字电子钟逻辑电路设计 简述简述 数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走 时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。 显示器显示器 译码器译码器 7进制周进制周 计数器计数器 显示器显示器 译码器译码器 24进制时进制时 计数器计数器 显示器显示器 译码器译码器 60进制分进制分 计数器计数器 显示器显示器 译码器译码器 60进制秒进制秒 计数器计数器 日校日校 分校分校 时校时校 秒校秒校 单次或连续脉冲单次或连续脉冲晶体振荡器晶体振荡器分频器分频器 1Hz 图 1.1 数字电子钟框图 由图 1.1 可见，数
2、字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲 发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、 分、时的译码显示部分等。 实验选择做秒、分为 0059 六十进制计数器部分 一、实验目的一、实验目的： 1、掌握数字钟的设计方法； 2、熟悉集成电路的使用方法。 二、设计任务和要求：二、设计任务和要求： 1、设计一个 “分”，“秒”显示且有校时功能的电子钟； 2、 用中小规模集成电路组成电子钟； 三、三、实验仪器及器件：实验仪器及器件： 数字电路学习机数字电路学习机 四四输入与非门输入与非门 74LS0074LS00 一片一片 同步同步十进制计数器十进
3、制计数器 74LS74LS192192 四片四片 74LS192 的使用方法 计数器脉冲由单次脉冲源提供，清零端 LD、数据输入端 D3、D2、D1、D0 分别接逻辑开关， 输出端 Q3、Q2、Q1、Q0 接实验设备的一码显示输入相应插口 D、C、B、A；CO 和 BO 接逻辑 电平显示（01）插口。逐项测试冰判断该集成块的功能是否正常。 （1）清除 令 CR=1,其他输入为任意态，这时 Q3.Q2.Q1.Q0=0000,译码数字显示为 0。清 除功能完成后，置 CR=0 (2)置数 CR=0，CPu、CPD 为任意，数据输入端输入任意一组二进制数，令 LD=1,观察计 数器译码显示输出，查看
4、预置功能是否完成； （3）加计数 CR=0，LD=0 CPD=1,CPu 接单次脉冲源。清零后接入 10 个单次脉冲，观察输 出状态时候发生变化在上升沿 四、方四、方案的设计：案的设计： 六进制计数器的接法六进制计数器的接法 六进制进位则输出逻辑信号为 0110，在 Q2 和 Q1 输出端接与非门，使其在六的时候能够进 位并且清零 五五、电路调试：、电路调试： 在秒的个位 74LS192 的 CPu 接入 10Hz 的脉冲， 使其开始计数， 观察到 59 时能否实现进位至 分，以及秒位是否能够清零。 六六、收获心得体会：、收获心得体会： 在六进制的计数器中，秒的部分能完成 59-00 清零。但我们原本采用 Co 作为进位输出端， 但是我们发现输出端一直是高电平，不能达到进位的效果。后来才发现其实 CR 端才是六进 制的进位输出端， CO 只是十进制的输出端。 实验的作用就是让我们能够在实践中发现问题， 解决问题。 这次课程设计虽然实验简单，但是我们还是碰到了问题。所以多参与实践，多发现问题，多 总结能够更好的掌握知识。
