1、摘 要 随着大规模集成电路技术和计算机技术的不断发展，在涉及通信、国防、航 天、医学、工业自动化、计算机应用、仪器仪表等领域的电子系统设计工作中 EDA 技术的含量正以惊人的速度上升；电子类的高新技术项目的开发也逾益依 赖于 EDA 技术的应用。即使是普通的电子产品的开发 EDA 技术常常使一些原 来的技术瓶颈得以轻松突破从而使产品的开发周期大为收缩、 性能价格比大幅提 高。不言而喻 EDA 技术将迅速成为电子设计领域中的极其重要的组成部分。 100Hz 频率计数器的主要功能是在一定时间内对频率的计算。在数字系统 中，计数器可以统计输入脉冲的个数，实现计时、计数、分频、定时、产生节拍 脉冲和序
2、列脉冲。而本篇论文主要介绍了频率计数器的实现:系统以 MAX+PULSLL II为开发环境， 通过VHDL语言作为硬件描述语言实现对电路结构的描述。 在VHDL 语言中采用了一系列的语句,例如:if 语句、case 语句、loop 语句等。这些语句 对程序中的输入输出端口进行了解释,并给出实现代码和仿真波形。相关的一些 关键词： 100Hz；分频；计数；MAX+PULSLL II； VHDL； 编译；仿真等。 前 言 VHDL 是超高速集成电路硬件描述语言（Very High Speed Integrated Circuit Hardware Description Language）的缩写在
3、美国国防部的支持下于 1985 年正式推出是 目前标准化程度最高的硬件描述语言。IEEE（The Institute of Electrical and Electronics Engineers）于 1987 年将 VHDL 采纳为 IEEE1076 标准。它经过十几年的发展、应用 和完善以其强大的系统描述能力、规范的程序设计结构、灵活的语言表达风格和多层 次的仿真测试手段在电子设计领域受到了普遍的认同和广泛的接受成为现代 EDA 领 域的首选硬件描述语言。目前流行的 EDA 工具软件全部支持 VHDL 它在 EDA 领域 的学术交流、电子设计的存档、专用集成电路（ASIC）设计等方面担任着
4、不可缺少 的角色。 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连 线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程 逻辑器件（CPLD）的广泛应用，以 EDA 工具作为开发手段，运用 VHDL 语言。将使整 个系统大大简化。提高整体的性能和可靠性。 本文用 VHDL 在 CPLD 器件上实现一种 2b 数字频率计测频系统，能够用十进制数 码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还 能对其他多种物理量进行测量。具有体积小、可靠性高、功耗低的特点。 目 录 摘要1 前言 2 目录 3 第一章 设计目的 5 1.1设
5、计要求 5 1.2设计意义 5 第二章 设计方案 6 第三章 产生子模块 7 3.1 分频模块 7 3.2 分频模块源代码 8 3.3 仿真及波形图 9 第四章 计数模块 9 4.1计数模块分析 9 4.2计数模块源代码10 4.3 计数模块的仿真及波形图 12 第五章 显示模块 12 5.1 七段数码管的描述 13 5.2 八进制计数器 count8 的描述 14 5.3 七段显示译码电路的描述 15 5.4 计数位选择电路的描述 16 5.5总体功能描述 18 5.6显示模块的仿真及波形图 19 第六章 顶层文件 20 6.1 顶层文件设计源程序 20 6.2 顶层文件的仿真及波形图 21 结语
