四位二进制加减法器课程设计

组合逻辑电路的课程设计 之 4 位二进制全加 全减器 （改进版 加法器与减法器的复合器） 作者：朱棣 2907306021 自动化工程学院 摘要 ： 加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算 算术 逻辑部件，执行逻辑操作、移位与指 指令 调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑 单元 （ ALU）之中。加法器可以用来表示各种数值，如： BCD、加三码，主要的加法器是以二进制作运算。 简介： 对于简单的四位二进制全加器，本文只做简要介绍，因为对于单一的加法器，显然是不够实用的，本文将着重就一种加法器与减法器的组合，即 设计电路 一个电路 实现 2 个 4 位符号数（原码表示）的加减运算。另有一个控制信号 select选择加法运算或减法运算。若有溢出则产生溢出指示信号。 这种加法器与减法器的复合器将在实际操作中表现的更加的适用。 关键字： 四位二进制全加器，四位二进制全减器，原理图 Verilog HDL 仿真