1、1 基于 SystemC 的 语音备忘 器 设计 摘要： 随着 VLSI的集成度越来越高，设计也越趋复杂。传统的设计方法如原理图输入、 HDL语言描述在进行复杂系统设计时，设计效率往往比较低。特别是在算法由软件转化为硬件的环节上，传统的设计方法的效率不是很高，设计者往往要耗费大量的时间和精力手工进行算法的转化。为解决这些问题，一种新的系统级的设计方法 SYSTEM C 被提出。 SYSTEM C是一种方法，也是一个 C库，用 SYSTEM C可以很方便地实现一个软件算法的硬件实现，以及完成一个系统级的设计。 关键词： SystemC、 语音备忘器 、 UML 一、 SystemC 的开发平台
2、1.1 概述 随着 VLSI的集成度越来越高，设计也越趋复杂。一个系统的设计往往不仅需要硬件设计人员的参与，也需要有软件设计人员的参与。软件设计人员与硬件设计人员之间的相互协调就变的格外重要，它直接关系到工作的效率以及整个系统设计的成败。传统的设计方法没有使软件设计工作与硬件设计工作协调一致，而是将两者的工作割裂开来。软件算法的设计人员在系统设计后期不能为硬件设计人员的设计提供任何的帮助。同时现在有些大规模集成电路设计中往往带有 DSP Core或其它 CPU Core。这些都使得单纯地用原理图或硬件描述语言来设计、仿真这么复杂的系统变得十分困难。 System C就是在这些矛盾的背景下提出的
3、。它的出现为复杂的系统设计提供了一条有效的解决途径。 System C 是由 Synospy Inc. 提出的，目前最新的版本为 V2.0。它提出的目的就是以一种系统设计的思想进行系统设计。它将软件算法与硬件实现很好的结合在一起，提高了整个系统设计的效率和正确性。 System C 是一个 C+ 库，也是一种使设计者可以有效地设计出一个软件算法的准确循环模型，硬件结构以及系统级 设计的方法。设计者可以用 System C开发工具或在标准 C+开发工具中加如 System C库制作系统级模型，快速地仿真和优化设计，以及研究不同的算法，并且为硬件和软件设计人员提供一个设计系统的可执行规范。可执行规
4、范本质上是一个 C+程序，它显示了和设计系统同样的性能，为软件设计人员和硬件设计人员提供了一个设计的标准。 System C 库提供了创造系统结构模型的必须结构，包括那些在 C+没有的功能如硬件时序，并行和触发功能。 C+这种面对象语言提供了通过增加类来扩展语言的能力，而这种能力是 C语言所不具备 的。因此，System C使用大家熟悉的 C+语言和开发工具。 2 1.2 SYSTEM C的特点 System C 支持对硬件和软件的联合设计，支持描述一个既包含硬件部分也包含软件部分的复杂系统结构。它也支持对接口的描述，有以下几个显著的特点： 1 System C可以为软件设计人员和硬件设计人员
5、提供一个系统的可执行规范。设计人员使用该可执行规范可以避免设计中矛盾和错误的产生，并确保设计的完备性。这是应为在设计可执行规范时，系统设计者必须设计出也一个和系统具有同样工作状态的程序，通过这个程序可以发掘出潜在的矛盾 和错误，并将这些矛盾和错误消除在整个设计的开始阶段，而不是在整个系统进行调试阶段才发现和解决这些矛盾和错误。这个程序还可以帮助设计者确保整个系统设计的完备性。 2设计人员利用这个可执行的系统规范，还可以发现设计中概念模糊的地方。无论什么时候，设计人员对设计产生疑惑，就可以运行这个可执行程序以明确在这个问题上系统设计人员是如何处理的，从而确保系统设计的正确性。而现在的设计方法不能
6、使设计人员方便迅速的解决这些疑惑。甚至这些疑惑是系统设计人员也不曾考虑过，这可能导致系统要重新进行设计。 3在系统设计被实现 以前，设计人员还可以通过用 System C设计的系统可执行规范来验证整个系统设计。这样可以避免由于在系统设计上的失误，而使系统实现不能达到要求。现在的设计方法不能提供这样的手段在设计完成前进行系统的验证，对系统的验证必须是在系统设计完后。即使在完成前进行验证，由于不能完全模拟实际系统的工作，其结果也只能作为一种参考。 4 System C设计的可执行规范所使用的 TESTBENCH文件可以通过小范围的修改或直接用在实现后的系统仿真。这就为设计实现人员带来很大的好处，他
7、们不必花很多的时间去编写用来验证实现后系 统正确性的TESTBENCH文件。而现在采用的设计方法所使用的 TESTBENCH文件却没有提供这样的便利条件。这是应为软件设计人员和硬件设计人员两者的设计思想和设计手段都是不同的，一个软件设计人员所使用的 TESTBENCH文件并不能被硬件设计人员使用，甚至不能给硬件设计人员任何帮助。 1.3 SYSTEM C设计与传统设计比较 现在的系统设计一般是由系统工程师用 C语言或 C+语言设计出一个系统模型，并在系统级层次上检验概念和算法。当这些概念和算法被检验为正确无误时， C/C+模块被分解为功能相对独立的子模块。这些 相对对立的子模块由硬件设计人员手工地转化为 VHDL或 Verilog语言用以硬件实现。这一个设计流程被显示在图 1中。
