1、 1 一 设计目的： 1、 熟练掌握和使用基于 CPLD/FPGA 的数字系统开发工具、开发流程，能 够自主进行成熟的基于 CPLD/FPGA 的数字系统设计 ， 能够 发现和 独立解 决 开发过程中遇到的问题。 2、了解时序电路 FPGA 的实现。 3、学习用 VHDL 语言来描述时序电路的过程。 4、了解 LCD1602 液晶显示器的工作原理。 二设计环境： QUARTUSH 9.0 软件 MARS-1270 CPLD 实验版 1602 液晶 MARS-1270 CPLD 实验版是针对 CPLD/FPGA 的初中级学者设计，该板可 以配合其扩展板进行相应的实验，也可以作为相关 CPLD/F
2、PGA 研发的原型。核心板简单实用扩展性好，板上提供 ISP 接口，并将 CPLD/FPGA 的部分 IO引脚引出，为用户提供一个帮助用户快速开始可编程逻辑器件学习之旅的硬件平台。 三 设计要求： 要求用 1602 液晶显示字符； 显示内容：学号 +英文姓名； 显示方式：流动显示，开关控制字 符流动速度及方向；具有暂停和清屏 的功能； 扩展部分：设计汉字字符及其他功能 2 四设计思路及实现方法 1. 下图所示 1602 字符液晶接口与实验板内部相连之图 上图所示是从 MARS-1270 CPLD 实验版 的手册上截取的 1602 与实验板相连的图， 1,2,3,15,16 均与实验板内部电压相连，显示时只需注意给 1602 的 4-14 管脚赋值。
