1、 - 1 - 淮 阴 工 学 院 毕业设计 (论文 )外文翻译 学 生 姓 名： 赵 辉 学 号： 3082107138 专 业： 电子信息工程 设计 (论文 )题目 ： 基于单片机的步进电机控制电路设计 指 导 教 师 : 庄 立 运 2012 年 4 月 10 日 - 2 - 基于单片机的步进电机电路控制设计 89C51 是一种带 4K 字节闪烁可编程可擦除只读存储器（ FPEROM Falsh Programmable and Erasable Read Only Memory） 的低电压、高性能 CMOS8 位微处理器，俗称单片机。该器件采用 ATMEL 高密度非易失存储器制造技术制造
2、，与工业标准的 MCS-51 指令集和输出管脚相兼容。由于将多功能 8 位 CPU 和闪烁存储器组合在单个芯片中， ATMEL 的 89C51 是一种高效微控制器， 89C2051 是它的一种精简版本。 89C 单片机为很多 嵌入式控制系统 提供了一种灵活性高且价廉的方案。 功能特点 与 MCS-51 兼容 4K 字节可编程闪烁存储器 寿命： 1000 写 /擦循环 数据保留时间： 10 年 全静态工作： 0Hz-24MHz 三级程 序存储器锁定 128*8 位内部 RAM 32 可编程 I/O 线 两个 16 位 定时器 /计数器 5 个中断源 可编程串行通道 低功耗的闲置和掉电模式 片内振
3、荡器和时钟电路 管脚说明 VCC：供电电压。 GND：接地。 P0 口： P0 口为一个 8 位漏级开路双向 I/O 口，每脚可吸收 8TTL 门电流。当 P1 口的管脚第一次写 1 时，被定义为 高阻 输入。 P0 能够用于外部程序数据存储器，它可以被定义为数据 /地址的低八位。在 FIASH 编程时， P0 口作为原码输入口，当 FIASH 进行校验时， P0 输出原码，此时 P0 外部必须被拉高。 - 3 - P1 口： P1 口是一个内部提供上拉电阻的 8 位双向 I/O 口， P1 口缓冲器能接收输出 4TTL 门电流。 P1 口管脚写入 1 后，被内部上拉为高，可用作输入， P1口
4、被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在 FLASH编程和 校验时， P1 口作为第八位地址接收。 P2 口： P2 口为一个内部上拉电阻的 8 位双向 I/O 口， P2 口缓冲器可接收，输出 4 个 TTL 门电流，当 P2 口被写 “1” 时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时， P2 口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。 P2 口当用于外部程序存储器或 16 位地址外部数据存储器进行存取时， P2 口输出地址的高八位。在给出地址 “1” 时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时， P2 口输出其特殊功能寄存
5、器的内容。P2 口在 FLASH 编程和校验时接收高八位地 址信号和控制信号。 P3 口： P3 口管脚是 8 个带内部上拉电阻的双向 I/O 口，可接收输出 4 个 TTL门电流。当 P3 口写入 “1” 后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平， P3 口将输出电流（ ILL）这是由于上拉的缘故。 P3 口也可作为 AT89C51 的一些特殊功能口 . 口管脚 备选功能 P3.0 RXD（串行输入口） P3.1 TXD（串行输出口） P3.2 /INT0（外部中断 0） P3.3 /INT1（外部中断 1） P3.4 T0（记时器 0 外部输 入） P3.5 T1（记时器 1 外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通） P3 口同时为闪烁编程和编程校验接收一些控制信号。 RST：复位输入。当振荡器复位器件时，要保持 RST 脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在 FLASH 编程期间，此引脚用于输入编程脉冲。在平时， ALE
